PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2003-198226

rublication number ·

(43) Date of publication of application : 11.07.2003

(51)Int.Cl. H01P 7/08

(bi/inc.ci.

H01P 1/203


H01P 3/08

H05K 3/46

(21)Application number: 2001-397677 (71)Applicant: SONY CORP

(22)Date of filing: 27.12.2001 (72)Inventor: HIRABAYASHI TAKAYUKI

(54) FILTER CIRCUIT UNIT AND MANUFACTURING METHOD THEREFOR



(57)Abstract:

PROBLEM TO BE SOLVED: To miniaturize a filter circuit unit.

SOLUTION: A filter element 4 is a parallel resonance circuit, constituted of a pair of first resonance lines 19a, 19b which are formed using a thick film technique, and a pair of second resonance lines 20a, 20b formed using the thin film technique. By making the pair of the second resonance lines 20a, 20b substantially thinner, it becomes possible to increase the impedance ratio between the pair of the second resonance lines 20a, 20b and the pair of the first resonance lines 20a, 20b and the pair of the first resonance lines 19a, 19b. As a result, the length of these pairs of the resonance lines 19a, 19b and 20a,

20b can be shortened, thus producing the filter element 4 of a reduced size and achieving a miniaturized filter circuit unit.

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to a filter circuit device which has a filter element, and a manufacturing method for the same.

[0002]

Description of the Prior Art]In recent years, the demand of the miniaturization of apparatus or the circuit board and slimming down is strong also in the high frequency application which uses microwave bands, such as wireless LAN and various communication terminals, or a millimeter wave belt as a career, for example. In the circuit board of such high frequency application, For example, a low pass filter (LPF), are made to design with a distribution constant called not the concentrated constant design using a chip but microstrip lines, striplines, etc., such as inductance and a capacitor.

[0003] For example, in the filter circuit 100 shown in drawing 24, it has BPF101 of flat-surface mold structure as a filter element designed with the distribution constant. In this filter circuit 100, BPF101 consists of that the line conductors 103 by the nickel etc. in which copper metallurgy plating was performed as a microstrip line are formed, for example on the dielectric substrates 102, such as a printed circuit board and a ceramic substrate. The whole surface is covered and the ground part (not shown) is formed in the rear face at the derivative board 102.

[0004]In such BPF101, it becomes possible by making the shape of the line conductors 103 optimize to make the signal of a desired frequency band penetrate selectively. This BPF101 is a part of whole pattern wiring formed on the dielectric substrate 102, and since it has flat-surface mold structure, when it forms pattern wiring by a printing process, lithography processing, etc. on the dielectric substrate 102, it is possible [101] to make it form collectively.

[0005]In this filter circuit 100, BPF101 is flat-surface mold structure, and since the line conductors 103 are made to arrange with the lap of the length of abbreviated lambda / 4 of the passing wavelength lambda, the length of the line conductors 103 is prescribed whe passing wavelength lambda. Thereby, in this filter circuit 100, a certain amount of size is needed for the length of the line conductors 103, and since it is difficult to make the occupation area of the line conductors 103 small, small area-ization has a limit.

[0006] For this reason, in the filter circuit 110 shown in <u>drawing 25</u>, making it small-area-ize is proposed by using BPF111 as a filter element with a small occupation area. This BPF111 has three layer systems in which the resonator track 114 of the couple arranged almost in parallel with the inner layer of the laminated circuit board 113 which has the insulating layer 112 which consists of a dielectric insulation material called a lamination printed circuit board etc., for example was made to form, and what is called TORIPU rate structure.

[0007]Concretely, it has this impedance step structure to which it set BPF111 and, as for the resonator track 114 of a couple, the low impedance track (thick track) 115 and the high impedance line (thin track) 116 were connected near the approximately center part of a longitudinal direction.

The supply wiring 117 is connected near the approximately center part of the high impedance line 116 of these, respectively.

It sets BPF111 and the resonator track 114 of the couple is pinched by these two ground parts 118a and 118b whose upper and lower sides serve as a ground conductor via the insulating layer 112. And it sets BPF111, and the interlayer connection is carried out from two or more of these beer 119 in which the two ground parts 118a and 118b surround the resonator track 114 of a couple, and the resonator track 114 in a layer is shielded with these Grant parts 118a and 118b and the beer 119.

[0008]Although it comprises that capacitive coupling of the track arranged at these parallel when [this] it sets filter circuit 110 and the resonator track 114 of a couple arranges the track of the length of abbreviated 1 / 4 of the passing wavelength lambda in parallel is carried out, By making the resonator track 114 of a couple into impedance step structure, the passing wavelength lambda is short to 1/4 or less, the length of the track arranged in parallel can be carried out, the occupation area of BPF111 is made small, and a miniaturization can be attained.

[0009]In this filter circuit 110, as shown in drawing 26, when BPF111 is shown in equivalent circuit, a parallel resonant circuit serves as composition by which capacitive

coupling was carried out. Parallel resonant circuit PR1 which specifically consists of the capacitor C1 connected among two between one resonator track 114 and the ground parts 118a and 118b, and the inductance L1, Parallel resonant circuit PR2 which consists of the capacitor C2 connected among two between the resonator track 114 of another side and the ground parts 118a and 118b and the inductance L2 has composition by which capacitive coupling was carried out via the capacitor C3 produced between the resonator tracks 114 of a couple.

[0010]

[Problem(s) to be Solved by the Invention] In the filter circuit 110 mentioned above, the resonator track 114 of a couple can shorten further the track arranged at parallel, so that it enlarges the impedance ratio of the low impedance track 115 and the high impedance line 116, and it makes the occupation area of a filter element small, and a miniaturization can be attained. To the low impedance track 115, it is thinner and, specifically, the further miniaturization of the filter circuit 110 can be attained by forming the high impedance line 116 made thin.

[0011]However, in the filter circuit 110, Since pattern formation of the metal layer formed by the thick film technique of the plating method etc. is carried out by an etching process etc., it is difficult for the thickness of the high impedance line 116 to be 0.075 mm or less, and the limit has produced in the miniaturization the resonator track 114 mentioned above.

[0012] In this filter circuit 110, when the high impedance line 116 in the resonator track 114 of a couple is made thin to a limit, it may become difficult to form the high impedance line 116 with sufficient accuracy, and the fall of the yield and degradation of filter characteristics may arise.

[0013]Then, this invention is proposed in view of such a conventional situation, and degradation of filter characteristics is prevented and it is proposed for the purpose of providing a filter circuit device which made the occupation area of the filter element small and with which the further miniaturization was attained, and a manufacturing method for the same.

[0014]

[Means for Solving the Problem] A filter circuit device of this invention which attains the purpose mentioned above comprises:

An insulating layer which consists of a dielectric insulation material.

A circuit part to which the plural laminates of the circuitry layer constituted by wiring layer which consists of pattern conductors were carried out.

Are formed in a circuitry layer from which the 1st filter track and the 2nd filter track

which were established in a part of wiring layer in a circuitry layer, and which consist of a track of a parallel couple mutually differ, respectively so that the direction of a long picture of a track of a couple may become almost parallel mutually, and. A high impedance line which equipped with a filter element electrically connected in an end part which faces a laminating direction of a circuitry layer and in which a filter element made width form thickness for the 1st filter track narrowly thinly rather than the 2nd filter track by a thin film technology.

A low impedance track in which the 2nd filter track was made to form with thick film technique.

[0015]In this filter circuit device, the 1st filter track used as a high impedance line of a filter element, Thickness is more nearly substantially [than the 2nd filter track used as a low impedance track formed with thick film technique of a thin film technology] I thin, Since width is formed narrowly, a ratio of impedance of a high impedance line and a low impedance track can be enlarged, and the length of a track of a couple formed in a wiring layer of a circuitry layer is shortened substantially.

[0016]In this filter circuit device, compared with a case where formed a high impedance line of a filter element by a thin film technology, and this high impedance line is formed with thick film technique, thickness is thin, and a thin small gage wire way where dispersion in a size was stopped is formed with sufficient accuracy.

[0017] A manufacturing method of a filter circuit device concerning this invention which attains the purpose mentioned above, A circuitry layer formation process which forms two or more circuitry layers constituted by an insulating layer which consists of a dielectric insulation material, and wiring layer which consists of pattern conductors, The 1st track formation process that forms the 1st filter track that was established in a part of wiring layer any of two or more circuitry layers they are, and that consists of a track of a parallel couple mutually. The 2nd track formation process that forms the 2nd filter track that was established in a part of wiring layer any of circuitry layers other than a circuitry layer in which the 1st filter track was formed they are, and that consists of a track of a parallel couple mutually. A circuit part formation process which forms a circuit part by making two or more circuitry layers laminate, When making a circuitry layer laminate, make the 1st filter track and the 2nd filter track counter so that the direction of a long picture of a track of a couple may become almost parallel mutually, make them laminate, and. It has an element formation process in which a filter element is made to form by making it electrically connect in an end part which faces a laminating direction of a circuitry layer. And a manufacturing method of a filter circuit device concerning this invention, In the 1st track formation process, make thickness form thinly rather than the 2nd filter track by a thin film technology as a high impedance line in which width was made to form narrowly, and the 1st filter track. The 2nd filter track is made to form as a low impedance track with thick film technique in the 2nd track formation process.

[0018]The 1st filter track used as a high impedance line of a filter element is made to form by a thin film technology in a manufacturing method of this filter circuit device, This high impedance line is more nearly substantially [than the 2nd filter track used as a low impedance track in which it was made to form with thick film technique] I thin in thickness, Since width is formed narrowly, a ratio of impedance of a high impedance line and a low impedance track is enlarged, the length of a track of a couple which constitutes a filter element can be shortened substantially, and a filter circuit device with which the further miniaturization was attained is made to manufacture.

[0019]Are making a high impedance line of a filter element form by a thin film technology, make a high impedance line form with thick film technique in a manufacturing method of this filter circuit device, and make thickness thin compared with a case, and. Since dispersion in a depth size is made to control and it is made to form with sufficient accuracy, a filter circuit device which has the filter element by which degradation of filter characteristics was prevented is made to manufacture with a sufficient yield.

[0020]

[Embodiment of the Invention]Hereafter, an embodiment of the invention is described in detail with reference to drawings. The filter circuit device 1 shown in <u>drawing 1</u> as an embodiment constitutes the high frequency circuit which performs processing of a high frequency signal, etc. in the transmission and reception section with which portable communication terminal apparatus etc. were equipped. The filter circuit device 1 is provided with the following.

The 1st circuit part 2.

The 2nd circuit part 3 formed on the principal surface (it is hereafter described as a forming face.) 2a of the 1st circuit part 2.

The filter element 4 formed ranging over the 1st circuit part 2 and 2nd circuit part 3.

[0021]The filter circuit device 1 has component-side 2b to the wiring section or the base board 90 of an electrical power system or a control system to the 2nd circuit part 3 by which the 1st circuit part 2 was formed on the forming face 2a. The filter circuit device 1 makes the surface of the 2nd circuit part 3 the component side 3a, and A semiconductor chip, The semiconductor parts 91, such as IC (integrated circuit) chip and an LSI (Large-scale Integrated Circuit) chip, will be mounted, and the shield cover 92 will be attached and the whole component side 3a will be sealed.

[0022]The 1st circuit part 2 uses as a core the core substrate 5 which consists of double sided boards, and has the composition that the plural laminates of a resin layer and the wiring layer were carried out on the both principal planes of this core substrate 5. In the 1st circuit part 2, the core substrate 5 is formed of the resin layer 5a and the metal layer 5b formed on the both principal planes of this resin layer 5a, it is that these metal layers 5b are patterned by the etching process etc., one side becomes the 1st wiring layer 6, and another side becomes the 2nd wiring layer 7.

[0023]low [to the resin layer 5a] in the core substrate 5 at a lower dielectric constant — it Tandelta has. Namely, the dielectric insulation material which has the outstanding high frequency characteristic, for example, polyphenylene ether (PPE), It is formed by using the mixture of bismaleido triazine (BTresin), polytetrafluoroethylene, polymide, a liquid crystal polymer (LCP), poly norbornene (PNB), ceramics or ceramics, and organic materials, etc. Epoxy system copper-clad board FR-5 grade still cheaper than the substrate formed with the material which has heat resistance and chemical resistance with mechanical stiffness, for example, was mentioned above as the core substrate 5 is also used.

[0024]The metal layer 5b 6 in the core substrate 5, i.e., the 1st wiring layer, and the 2nd wiring layer 7 consist of conductive high metal layers, such as Cu, for example, by thick find technique, such as the plating method, membranes are formed on the both principal planes of a resin layer, and pattern formation of them is carried out by the etching process etc.

[0025]In the 1st circuit part 2, the 1st metal membrane 8 with resin is joined on the 1st wiring layer 6 of the core substrate 5, and the 2nd metal membrane 9 with resin is joined on the 2nd wiring layer 7. The 1st metal membrane 8 with resin is constituted by the resin layer 8a and the metal membrane 8b, It will be joined so that the resin layer 8a may counter with the 1st wiring layer 6 of the core substrate 5, and the 3rd wiring layer 10 used as a pattern conductor will be formed for the metal membrane 8b by being patterned by the etching process etc. The 2nd metal membrane 9 with resin is constituted by the resin layer 9a and the metal membrane 9b, It will be joined so that the resin layer 9a may counter with the 2nd wiring layer 7 of the core substrate 5, and the 4th wiring layer 11 used as a pattern conductor will be formed for the metal membrane 9b by being patterned by the etching process etc.

[0026] The resin layers 8a and 9a in the 1st metal membrane 8 with resin and the 2nd

metal membrane with resin are formed like the resin layer 5a of a core substrate with the material which has the low high frequency characteristic which it Tandelta Had and was excellent with a lower dielectric constant. The metal layers 9b [8b and] 10 in the 1st metal membrane 8 with resin, and the 2nd metal membrane with resin, i.e., the 3rd wiring layer, and the 4th wiring layer 11, It consists of a conductive high Cu layer, and by thick film technique, such as the plating method, membranes are formed on the principal surface of the resin layers 8a and 9a, and pattern formation is carried out by the etching process etc.

[0027]And it is joined so that the metal membrane with resin which is not illustrated here on the 3rd wiring layer 10 of the 1st metal membrane 8 with resin and the 4th wiring layer 11 of the 2nd metal membrane 9 with resin may counter by a resin layer side in the 1st circuit part 2, respectively, It will be ground until grinding treatment is performed to a metal membrane with these resin and the 3rd wiring layer 10 and 4th wiring layer 11 are exposed. By this, in the 1st circuit part 2, a resin layer will be embedded between the pattern conductors of the 3rd wiring layer 10 and the 4th wiring layer 11, and flattening of the field which the 3rd wiring layer 10 and 4th wiring layer 11 expose will be carried out with high precision.

[0028]The 1st circuit part 2 is constituted as mentioned above. Here, since the 2nd circuit part 3 is formed on the 3rd wiring layer 10 side by which flattening was carried out with high precision, the field which the 3rd wiring layer 10 exposes is explained as the forming face 2a. The 2nd circuit part 3 may be made to form in the principal surface of the side which the 4th wiring layer 11 has exposed in the 1st circuit part 2. Here, it explains to the forming face 2a as component side 2b in which counter the base board 90 and the principal surface of an opposite hand, i.e., the principal surface of the side which the 4th wiring layer 11 has exposed, is made to mount.

[0029]The 2nd circuit part 3 has the composition that the plural laminates of a resin layer and the wiring layer were carried out on the forming face 2a of the 1st circuit part 2 by which flattening was carried out with high precision. Concretely, the 2nd circuit part 3 has the composition that the 1st insulating layer 12, the 1st conductor layer 13, the 2nd insulating layer 14, the 2nd conductor layer 15, the 3rd insulating layer 16, and the 3rd conductor layer 17 were laminated one by one on the forming face 2a of the 1st circuit part 2.

[0030]In the 2nd circuit part 3, two or more insulating layers are formed like the resin layer 5a of a core substrate by the dielectric insulation material which has the low high frequency characteristic which it Tandelta Had and was excellent with a lower dielectric constant. In the 2nd circuit part 3, two or more conductor layers consist of conductive high metal layers, such as Cu, for example, Membranes are formed by thin film technologies, such as sputtering process and a chemical-vacuum-deposition (CVD:ChemicalVapor Deposition) method, between the layers of each insulating layer, and pattern formation is carried out by the etching process etc. In the 2nd circuit part 3, two or more beer 18 to which these conductor layers of each other are electrically connected is formed among two or more conductor layers, and these beer 18 carries out the interlayer connection of two or more conductor layers.

[0031]The filter element 4 is designed with a distribution constant called not the concentrated constant design that used chips, such as inductance and a capacitor, for example but a microstrip line, a stripline, etc. The 1st resonator track (it is hereafter described as the 1st track.) 19a and 19b of a couple established in a part of 3rd wiring layer 10 in the 1st circuit part 2 as this filter element 4 was shown in drawing.2, The 2nd resonator track of a couple that counted from the forming face 2a in the 2nd circuit part 3, and was established in a part of 2nd conductor layer 15, i.e., the 2nd conductor layer. (It is hereafter described as the 2nd track.) 20a and 20b are laminated and the track of these couples is being selectively connected by the terminal area 21 which consists of beer, a through hole, etc.

[0032]This filter element 4 between the 1st track 19a and 19b and the 2nd track 20a and 20b which are laminated, The 1st ground part 22 that counted from the forming face 2a in the circuit part 2, and was provided in a part of 1st conductor layer 13, i.e., the 1st conductor layer, is formed, and this 1st ground part 22 serves as a ground conductor to the 2nd track 20a and 20b.

[0033]In the filter element 4, the 1st track 19a and 19b presents linear shape, respectively, and it is arranged almost in parallel so that the cross direction may counter. In the filter element 4, like the 1st track 19a and 19b, the 2nd track 20a and 20b presents linear shape, respectively, and it is arranged almost in parallel so that the cross direction may counter. In the filter element 4, the 2nd track 20a is formed right above the 1st track 19a, and the 2nd track 20b is formed right above the 1st track 19a, and the 2nd track 20b is formed right above the 1st track 19a, and. The tracks which counter the thickness direction of these filter circuit devices 1 are electrically being connected by the terminal area 21 in the end part, respectively. Specifically, the end part where the 1st track 19a and the 2nd track 20a face, and the end part where the 1st track 19a and the 2nd track 20a face are being connected by the terminal area 21, respectively.

[0034]In the filter element 4, the feed part 23 is formed in the 2nd track 20a and 20b of the couple, respectively so that it may project from near the approximately center part of a longitudinal direction in the direction opposite to the direction which the 2nd track 20a and 20b counters. And the short circuit beer 24 which the end part connected with the terminal area 21 connects to the other end of an opposite hand with the 1st ground part 22 is formed in the 2nd track 20a and 20b, respectively.

[0035]In the filter element 4, to a part of 1st wiring layer 6 in directly under [of the 1st track 19a and 19b / 2], i.e., the 1st circuit part, the 2nd ground part 25a, It counts from the forming face 2a in right above [3] the 2nd track 20a and 20b (i.e., the 2nd circuit part), and the 3rd ground part 25b is formed in a part of 3rd conductor layer and 3rd becoming conductor layer 17. In the filter element 4, around the 1st track 19a and 19b and the 2nd track 20a and 20b, the 1st ground part 22, Two or more shield parts 26 which consist of beer which carries out the interlayer connection of the 2nd ground part 25a and the 3rd ground part 25b electrically, a through hole, etc. are formed. By this, in the filter element 4, the 2nd ground part 25a, 3rd ground part 25b, and shield part 26 will shield the 1st tracks 19a and 19b and 2nd track 20a and 20b.

[0036]In this filter element 4, concretely the 1st track 19a and 19b, The length is formed in a part of 3rd wiring layer 10 as a low impedance track so that about 7 mm and width may be exposed from the forming face 2a of the 1st circuit part 2 whose thickness in which about 1 mm and thickness have a dielectric insulation material whose specific inductive capacity is about 3.8 so that it may become thicker than 100 micrometers is about 0.7 mm. In this filter element 4, the 2nd track 20a and 20b, The length is formed in a part of 2nd conductor layer 13 on the 2nd insulating layer 14 that about 7 mm and width made form the dielectric insulation material whose specific inductive capacity is about 2.65 so that thickness may be set to about 20 micrometers so that about 50 micrometers and thickness may become thinner than 50 micrometers as a high impedance line.

[0037]In the filter circuit device 1 of the above composition. The 2nd track 20a and 20b of the couple used as the high impedance line of the filter element 4 is formed in a part of 2nd conductor layer 15 for the 2nd circuit part 3, and this 2nd conductor layer 15 is formed of thin film technologies, such as sputtering process and a CVD method. For this reason, it is possible to make thickness thin and to make it form with sufficient accuracy more nearly substantially than the 1st track 19a and 19b of the couple which serves as a low impedance track formed with the thick film technique of plating for the 2nd track 20a and 20b of a couple in this filter circuit device 1.

[0038] Therefore, in the filter element 4 with this filter circuit device 1, The 2nd track 20a and 20b of the couple thinly formed substantially with sufficient accuracy of the thin film technology, Since the ratio of impedance with the 1st track 19a and 19b of the couple formed by thick film technique can be enlarged, it becomes possible to shorten the length of the resonator track of these couples substantially, and the further miniaturization can be attained.

[0039]In this filter circuit device 1, in the filter element 4, the 2nd track 20a of a couple, Compared with the case where a resonator track is formed, for example with the thick film technique of the plating method from 20b being thinly formed of the thin film technology, thickness is substantially thin, It is possible to form the 2nd track 20a and 20b of a couple where dispersion in a depth size was controlled with sufficient accuracy, and degradation of filter characteristics is prevented.

[0040]The filter element 4 of this filter circuit device 1 is in the state which the 1st track 19a and 19b of a couple and the 2nd track 20a and 20b of the couple were made to laminate via a dielectric insulation material, It has become the structure, i.e., structure which was turned up in the terminal area 22 so that the resonator track of a couple might sandwich a dielectric insulation material, where the end parts of the longitudinal direction of the track of these couples were connected in the terminal area 22.

[0041]Therefore, the 1st track [in/with this filter circuit device 1/the filter element 4]
19a, Since the resonator track of the couple which uses the length of 19b and the 2nd
track 20a and 20b for the same frequency band as the filter element 4 is made to below
half compared with the length of the resonator track at the time of forming at a flat
surface, it is possible to make the occupation area of the filter element 4 small, and to
miniaturize.

[0042]The 2nd track 20a of the couple which serves as a high impedance line of the filter element 4 in this filter circuit device 1, From being provided on the 2nd insulating layer 14 formed by the dielectric insulation material which has specific inductive capacity lower than the 1st circuit part 2 in which the 1st track 19a and 19b of the couple used as a low impedance track is formed in 20b. It becomes possible to shorten the length of the resonator track of these couples further.

[0043]In this filter circuit device 1, in the filter element 4, the 1st track 19a of a couple, Between the layers of 19b and the 2nd track 20a and 20b of a couple, are provided by the 1st ground part 22 and it is, Since this 1st ground part 22 functions as a shield between the 1st track 19a and 19b of a couple, and the 2nd track 20a and 20b of a couple, degradation of the filter characteristics produced because the resonator conductor lines of these couples interfere is prevented.

[0044]Next, the manufacturing method of the filter circuit device 1 mentioned above is explained. The filter circuit device 1 forms the 1st circuit part 2 first. The making process of this 1st circuit part 2 is explained in detail, referring to drawing 4 drawing 12 below. [0045]The 1st wiring layer formation process s-1 with which the 1st circuit part making process forms in the rear surface principal surface of the core substrate 5 two or more beer 30 which pierces through the 1st wiring layer 6, the 2nd wiring layer 7, and the core substrate 5 as shown in drawing 4. The 1st metal membrane joining process s-2 with resin that joins the 1st metal membrane 8 with resin, and the 2nd metal membrane 9 with resin to the rear surface principal surface of the core substrate 5, respectively, Form the 3rd wiring layer 10 in the metal layer 8b of the beer formation process s-3 which forms the beer 31 in these metal membranes 8 and 9 with resin, and the 1st metal membrane 8 with resin, and. The circuit part intermediate 32 is produced through the 2nd wiring layer formation process s-4 that forms the 4th wiring layer 11 in the metal layer 9b of the 2nd metal membrane 9 with resin.

[0046]The 3rd metal membrane 33 with resin in which the 1st circuit part making process covers the 3rd wiring layer 10 to the circuit part intermediate 32, The 2nd metal membrane joining process s-5 with resin that joins the 4th metal membrane 34 with resin that covers the 4th wiring layer 11, The 1st circuit part 2 will be produced through the polishing process s-6 which forms the forming face 2a which performs grinding treatment to the 3rd metal membrane 33 with resin, and the 4th metal membrane 34 with resin, and the 3rd wiring layer 10 exposes.

[0047]When producing the 1st circuit part 2 by the above processes, as shown in drawing 5, the metal layer 5b which consists of conductive high metal layers, such as Cu, prepares for the rear surface principal surface of the resin layer 5a the core substrate 5 formed by the plating method etc. The resin layer 5a in this core substrate 5 is formed with the dielectric insulation material which has the outstanding high frequency characteristic.

[0048]Next, as shown in <u>drawing 5</u>, the 1st wiring layer formation process s 1 is given to the core substrate 5. **** processing by drill, laser, etc. is performed to the core substrate 5, for example, and two or more beer halls 30a are formed in it, After plating etc. are performed and the conductive paste 30b is embedded, the beer 30 to which the metal layer 5b formed by lid formation being performed by plating etc. in the rear surface principal surface of the resin layer 5a is electrically connected is formed in the wall of these beer halls 30a. Since the conductive paste 30b is embedded in the beer hall 30a and lid formation of the opening of the beer hall 30a is carried out with plating etc. in the beer 30 behind, it is possible to make beer etc. form in right above.

[0049]the metal layer 5b formed in the rear surface principal surface of the resin layer 5a at the core substrate 5 ·· by being alike, respectively and performing photolithograph processing etc., for example, These metal layers 5b are patterned, respectively, and the 1st wiring layer 6 and 2nd wiring layer 7 are formed in the rear surface principal surface of the resin layer 5a as a pattern conductor. In the 1st wiring layer formation process s-1, the 2nd ground part 25a in the filter element 4 is also formed in the 1st wiring layer 6 together with other pattern conductors.

[0050]Next, as shown in drawing 7, the 1st metal membrane joining process s-2 with resin is given to the core substrate 5. The 1st metal membrane 8 with resin is joined so that the 1st wiring layer 6 may be covered, and the 2nd metal membrane 9 with resin is joined to the core substrate 5 so that the 2nd wiring layer 7 may be covered. The metal membrane 8 with resin of these 1st and the 2nd metal membrane 9 with resin have composition of the resin layers 8a and 9a which the metal membranes 8b and 9b which consist of conductive high metal, such as Cu, for example become from the dielectric insulation material which has the outstanding high frequency characteristic formed by the plating method etc. all over the principal surface on the other hand. The metal membrane 8 with resin of these 1st and the 2nd metal membrane 9 with resin will be joined with adhering resin and what is called prepreg resin on the 1st wiring layer 6 in the core substrate 5, and the 2nd wiring layer 7. When the resin layers 8a and 9a are formed with thermoplastics in the metal membrane 8 with resin of these 1st, and the 2nd metal membrane 9 with resin, it is possible to also make it join without using prepreg resin.

[0051]Next, as shown in <u>drawing S</u>, the beer formation process s-3 is given to the 1st metal membrane 8 with resin and metal membrane 9 with the 2nd resin. The beer 31 as well as the beer 30 which pierces through the core substrate 5 is formed in the 1st metal membrane 8 with resin and metal membrane 9 with the 2nd resin. The beer 31a made to electrically connect the 1st wiring layer 6 and the metal membrane 8 of the 1st metal membrane 8 with resin to the 1st metal membrane 8 with resin and the beer 31b made to electrically connect the 2nd wiring layer 7 and the metal membrane 9b of the 2nd metal membrane 9 with resin to the 2nd metal membrane 9 with resin are made to specifically form. In the beer formation process s-3, the shield beer 26a is also formed in the 1st metal membrane 8 with resin as a part of shield part 26 so that the field in which the filter element 4 is formed may be surrounded like the beer 31a.

[0052]Next, as shown in <u>drawing 9</u>, the 2nd wiring layer formation process s-4 is given to the 1st metal membrane 8 with resin and metal membrane 9 with the 2nd resin. The 3rd wiring layer 10 and 4th wiring layer 11 are formed in the 1st metal membrane 8 with resin and metal membrane 9 with the 2nd resin like the process at the time of forming the 1st wiring layer 6 and 2nd wiring layer 7. concrete -- the metal membranes 8b and 9b -- by being alike, respectively, for example, performing photolithograph

processing etc., These metal membranes 8b and 9b are patterned, respectively, and the 3rd wiring layer 10 is formed as a pattern conductor on the resin layer 8a of the 1st metal membrane 8 with resin, and the 4th wiring layer 11 is formed as a pattern conductor on the resin layer 9a of the 2nd metal membrane 9 with resin.

[0053] The 2nd sets wiring layer formation process s-4, and the 1st track 19a and 19b of a couple is formed in the 3rd wiring layer 10 together with other pattern conductors right above the 2nd ground part 25a provided in a part of 1st wiring layer 6. Since the 1st track 19a and 19b of these couples is established in a part of 3rd wiring layer 10 formed by the thick film technique of the plating method, the thickness will be formed more thickly than 100 micrometers. When the 4th wiring layer 11 makes the filter circuit device 1 mount in the base board 90, it serves as I/O terminal 35 which functions as the feed zone of the electric power from a mother board, and an input output section of an electrical signal. The circuit part intermediate 32 is formed as mentioned above. [0054] Next, as shown in drawing 10 and drawing 11, the 2nd metal membrane joining process s-5 with resin is given to the circuit part intermediate 32. The 3rd metal membrane 33 with resin is joined so that the 3rd wiring layer 10 may be covered, and the 4th metal membrane 34 with resin is joined to the circuit part intermediate 32 so that the 4th wiring layer 11 may be covered. The 3rd metal membrane 33 with resin, and the 4th metal membrane 34 with resin, The metal membranes 33a and 34a which consist of conductive high metal, such as Cu, as well as [for example,] the metal membrane with resin mentioned above have composition of the resin layers 33b and 34b which consist of a dielectric insulation material which has the outstanding high frequency characteristic formed by the plating method etc. all over the principal surface on the other hand.

[0055]The 3rd metal membrane 33 with resin and the 4th metal membrane 34 with resin will be joined to the both principal planes of the circuit part intermediate 32 with prepreg resin on the 3rd wiring layer 10 and the 4th wiring layer 11. As for the metal membrane 33 with resin of these 3rd, and the 4th metal membrane 34 with resin, when the resin layers 33b and 34b are formed with thermoplastics, it is possible to also make it join without using prepreg resin.

[0056]Next, as shown in <u>drawing 12</u>, the polishing process s-6 is given to the 3rd metal membrane 33 with resin, and the 4th metal membrane 34 with resin. Grinding treatment is performed to the whole both principal planes which the metal membrane 33 and 34a face with the abradant etc. which become the 3rd metal membrane 33 with resin, and the 4th metal membrane 34 with resin, for example from the mixed liquor of aluming and silica

[0057]Concretely, grinding treatment is performed to the 3rd metal membrane 33 with resin until the 3rd wiring layer 10 is exposed. Without exposing the 4th wiring layer 11, as the resin layer 34b leaves predetermined thickness deltax to the 4th metal membrane 34 with resin, grinding treatment is performed to it. Thereby, the resin layer 33b will be embedded between pattern conductors, and the field which the 3rd wiring layer 10 exposes turns into the forming face 2a by which flattening was carried out with high precision. The 1st circuit part 2 by which the 1st track [in / as mentioned above / the filter element 4] 19a and 19b was formed in the forming face 2a is produced. This 1st [the] sets circuit part 2, and the dielectric insulation material which has a dielectric constant high in comparison which makes specific inductive capacity about 3.8 at each resin layer is used.

[0058]In the 2nd circuit part making process later mentioned in this 1st circuit part 2, The 2nd circuit part 3 will be formed on the 3rd wiring layer 10, and grinding treatment is performed to the resin layer 33b until the 3rd wiring layer 10 exposes in the 2nd circuit part 3, since mechanical or it protects the 3rd wiring layer 10 from thermal load, medicine. In the 2nd circuit part making process later mentioned by starting composition, the 1st circuit part 2 will constitute the wiring section of an electrical power system, the wiring section of a control system, or a ground part. [as opposed to the 2nd circuit part 3 in the 3rd wiring layer 10]

[0059]In the 1st circuit part 2, it will be protected from medicine, or mechanical or thermal load by the resin layer 34b to which the 4th wiring layer 11 was left behind in the 2nd circuit part making process later mentioned by starting composition. And in the 1st circuit part 2, after the 4th wiring layer 11 forms the 2nd circuit part 3, it will be exposed when the resin layer 34b mentioned above carries out cutting removal, and I/O terminal 35 will be constituted.

[0060]The 1st circuit part making process mentioned above is making the process of producing the circuit part intermediate 32 be the same as that of the making process of the conventional multilayer substrate, and it has the feature that mass production nature is also high while it can apply the production processes of a multilayer substrate as it is. Of course, the making process of various multilayer substrates which are not limited to the process mentioned above and are conventionally adopted about the 1st circuit part making process may be adopted.

[0061] Next, the making process of the 2nd circuit part 3 is explained in detail, referring to drawing 13. drawing 19 below. The 1st insulation layer forming process s-7 with which the 2nd circuit part making process forms the 1st insulating layer 12 on the forming face 2a of the 1st circuit part 2 as shown in drawing 13, It passes through the

beer formation process s⁹ which forms beer 18 grade in the 1st unit wiring layers 36 that consist of the conductor layer formation process s⁸, and the 1st insulating layer 12 and 1st conductor layer 13 that forms the 1st conductor layer 13 in the surface of the 1st insulating layer 12. [1st]

[0062]The 2nd unit-wiring-layers formation process s-10 with which the 2nd circuit part making process forms the 2nd unit wiring layers 37 that consist of the 2nd insulating layer 14 and 2nd conductor layer 15 on the 1st unit wiring layers 36, The 2nd circuit part 3 is made produced through the 3rd unit-wiring-layers formation process s-11 that forms the 3rd unit wiring layers 38 that consist of the 3rd insulating layer 16 and 3rd conductor layer 17 on the 2nd unit wiring layers 37.

[0063]When producing the 2nd circuit part 3 by the above processes, as shown in clraving 14, the 1st insulation layer forming process s 7 is first given to the forming face 2a of the 1st circuit part 2. The dielectric insulation material which has the low high frequency characteristic which it Tandelta Had and was excellent is continued and supplied to the whole surface with a lower dielectric constant, and the 1st insulating layer 12 that consists of this dielectric insulation material is formed in the forming face 2a of the 1st circuit part 2. Benz-cyclo-butene (BCB), polyimide, poly norbornene (PNB), a liquid crystal polymer (LCP) or an epoxy resin, acrylic resin, etc. are used for the dielectric insulation material used as the 1st insulating layer 12, for example. It is made to form here with the dielectric insulation material which has a low dielectric constant whose specific inductive capacity is about 2.65 about the 1st dielectric layer 12. It is easy to control the thickness etc. which are formed in comparison as a formation method of the 1st insulating layer 12, for example, a spin coat method, the curtain coat method, the low recoating method, a dip coating method, etc. are applied.

[0064]Next, as shown in <u>drawing 15</u>, the 1st conductor layer formation process s·8 is given to the 1st insulating layer 12. The metal membrane 39 is formed by thin film technologies, such as sputtering process and a CVD method, at the 1st insulating layer 12 covering the entire surface, for example. Conductive high metal, such as Cu, will be formed more thinly than 50 micrometers by this metal membrane 39 for example.

[0065]Next, as shown in <u>drawing 16</u>, pattern NINGU processing is performed to the metal membrane 39. Thereby, the metal membrane 39 serves as the 1st conductor layer 13. By performing for example, photolithograph processing etc. to the metal membrane 39, these metal membranes 39 are patterned and, specifically, the 1st conductor layer 13 is formed as a pattern conductor on the 1st insulating layer 12. At this time, the 1st ground part 22 in the filter element 4 is also formed in that part together with other pattern conductors at the 1st conductor layer 13. Thus, the 1st unit wiring layers 36

constituted by the 1st insulating layer 12 and 1st conductor layer are formed.

[0066]Next, as shown in drawing 17, the beer formation process s-9 is given to the 1st unit wiring layers 36, for example, and two or more beer halls 18a are formed in them, After plating etc. are performed and the conductive paste 18b is embedded, the beer 18 electrically connected to the 3rd wiring layer 10 by lid formation by a metal membrane being performed by sputtering process, a CVD method, etc. is formed in the wall of these beer halls 18a. In the beer 18, since the conductive paste 18b is embedded in the beer hall 18a and lid formation of the opening of the beer hall 18a is carried out with the metal membrane etc. behind, it is possible to make beer etc. form in right above.

[0067]In this beer formation process s⁹, like the beer 18, it is formed in the 1st unit wiring layers 36, respectively so that the connection beer 21a may be connected to the end of the 1st track 19a and 19b of a couple as some terminal areas 21 in the filter element 4. Right above the shield beer 26a, two or more shield beer 26b is formed in the 1st unit wiring layers 36 like the beer 18 as a part of shield part 26 in the filter element

[0068]Next, as shown in drawing 1.8, the 2nd unit-wiring layers formation process s-10 is given to the 1st unit wiring layers 36. On the 1st unit wiring layers 36, the same material as the 1st insulating layer 12 and the 1st conductor layer 13 is used, and the 2nd unit wiring layers 37 constituted by the 2nd insulating layer 14 and 2nd conductor layer 15 are formed by passing through the same process. The beer 18 is formed in these 2nd unit wiring layers 37 as well as the beer formation process s-9.

[0069]In the 2nd unit-wiring-layers formation process s 10, the 2nd track 20a and 20b of a couple is formed together with other pattern conductors so that the 2nd conductor layer 15 may be countered with the 1st track 19a and 19b of a couple established in a part of 3rd wiring layer 10. Since it is provided in a part of 2nd conductor layer 15 formed of thin film technologies, such as sputtering process and a CVD method, the 2nd track 20a and 20b of these couples is formed so that the thickness may become thinner than 50 micrometers.

[0070]In the 2nd unit wiring layers formation process s-10, to the 2nd conductor layer 15. The feed part 23 which is not illustrated is formed in <u>drawing 18</u> together with other pattern conductors so that it may project in the direction opposite to the direction which the 2nd track 20a and 20b of a couple counters from near the approximately center part of the longitudinal direction of the 2nd track 20a and 20b of a couple.

[0071] In the 2nd unit-wiring-layers formation process s-10, to the 2nd unit wiring layers 37. Right above the lower connection beer 21a in which the upper connection beer

21b was formed in the 1st unit wiring layers 36, it is connected and formed in the end part of the 2nd track 20a and 20b of a couple as some terminal areas 21 in the filter element 4 like the beer 18. Like the beer 18, it is formed in drawing 18 in the filter element 4 at the 2nd unit wiring layers 37 so that the short circuit beer 24 which is not illustrated may short-circuit the other end of the 2nd track 20a and 20b of a couple with the 1st ground part 22.

[0072]Right above the shield beer 26b, two or more shield beer 26c is formed in the 2nd unit wiring layers 37 like the beer 18 as a part of shield part 26 in the filter element 4. By this, the terminal area 21 will be constituted by the lower connection beer 21a and the upper connection beer 21b.

[0073]Next, as shown in drawing 19, the 3rd unit-wiring layers formation process s·11 is given to the 2nd unit wiring layers 37. On the 2nd unit wiring layers 37, the same material as the 1st insulating layer 12 and the 1st conductor layer 13 is used, and the 3rd unit wiring layers 38 constituted by the 3rd insulating layer 16 and 3rd conductor layer 17 are formed by passing through the same process. The beer 18 is formed in these 3rd unit wiring layers 38 as well as the beer formation process s·9. In the 3rd unit-wiring-layers formation process s·11, the 3rd ground part 25b in the filter element 4 is also formed in the 3rd conductor layer 17 together with other pattern conductors.

[0074]In the 3rd unit-wiring layers formation process s-11, two or more shield beer 26d is formed in the 3rd unit wiring layers 38 right above the shield beer 26c like the beer 18 as a part of shield part 26 in the filter element 4. By this, the shield part 26 will be constituted by the shield beer 26a-26d.

[0075]The 1st track 19a and 19b of a couple established as mentioned above in a part of 3rd wiring layer 10 of the 1st circuit part 2, The filter element 4 of the structure which the 2nd track 20a and 20b of the couple established in a part of 2nd conductor layer 15 of the 2nd circuit part 3 was made to laminate via a dielectric insulation material is formed. Thus, the 2nd circuit part 3 in which the conductor layer which is a pattern conductor is formed of the thin film technology is produced.

[0076]Next, as shown in <u>drawing 20</u>, grinding treatment using the abradant etc. which become the resin layer 34b exposed on the principal surface of an opposite hand, i.e., component-side 2b, from the mixed liquor of alumina and silica is performed to the 1st circuit part 2 in the forming face 2a. By this, the 4th wiring layer 11 will expose the 1st circuit part 2 to component-side 2b.

[0077]Next, as shown in <u>drawing 21</u>, the regist layers 40a and 40b cover the whole surface, and are formed in the principal surface by the side of component side 2b of the 1st circuit part 2, and the 3rd [of the 2nd circuit part 3] unit wiring layers on it. The

openings 41a and 41b to which a position is made to expose the 4th wiring layer 10 and 3rd conductor layer 17 by the photolithograph method etc. for example are formed in these regist layers 40a and 40b. And as shown in <u>drawing 22</u>, the electrode terminals 42a and 42b which consist of Au or nickel are formed in these openings 41a and 41b by plating etc. The filter circuit device 1 which has the filter element 4 formed ranging over the 1st circuit part 2 and 2nd circuit part 3 as mentioned above is manufactured.

[0078]In the manufacturing method of the filter circuit device 1 mentioned above. The 2nd track 20a and 20b of the couple used as the high impedance line of the filter element 4 is made to form in a part of 2nd conductor layer 15 of the 2nd circuit part 3, and this 2nd conductor layer 15 is made to form by thin film technologies, such as sputtering process and a CVD method. For this reason, it is possible to make thickness thin and to make it form with sufficient accuracy more nearly substantially than the 1st track 19a and 19b of the couple which serves as a low impedance track in which the 2nd track 20a and 20b of the couple was made to form with the thick film technique of plating in the manufacturing method of this filter circuit device 1.

[0079] Therefore, in the manufacturing method of this filter circuit device 1. The 2nd track 20a and 20b of a couple in which it was made to form thinly substantially with sufficient accuracy by a thin film technology in the filter element 4, Since the ratio of impedance with the 1st track 19a and 19b of a couple in which it was made to form with thick film technique can be enlarged, the filter circuit device 1 which shortened the length of the resonator track of these couples substantially and with which the further miniaturization was attained is obtained.

[0080]The 2nd track 20a of a couple [in / with the manufacturing method of this filter circuit device 1 / the filter element 4], From making 20b form thinly substantially by a thin film technology, make thickness thin substantially compared with the case where a resonator track is formed, for example with the thick film technique of the plating method, and. It becomes possible to form the 2nd track 20a and 20b of the couple which made dispersion in a depth size control with sufficient accuracy, and the filter circuit device 1 which has the filter element 4 by which degradation of filter characteristics was prevented is made to manufacture with the sufficient vield.

[0081]In the manufacturing method of this filter circuit device 1, in the state where the 1st track 19a and 19b of a couple and the 2nd track 20a and 20b of the couple were made to laminate via a dielectric insulation material. The filter circuit device 1 which has the filter element 4 of the structure, i.e., structure which was turned up in the terminal area 22 so that the resonator track of a couple might sandwich a dielectric insulation material, where the end parts of the longitudinal direction of the track of

these couples were connected in the terminal area 22 is manufactured.

[0082]Therefore, in the manufacturing method of this filter circuit device 1. The 1st tracks 19a and 19b and 2nd track 20a in the filter element 4, Since the resonator track of the couple which uses the length of 20b for the same frequency band as the filter element 4, for example is made to below half compared with the length of the resonator track at the time of forming at a flat surface, the filter circuit device 1 which made the occupation area of the filter element 4 small and with which the miniaturization was attained is obtained.

[0083]The 2nd track 20a of the couple which serves as a high impedance line of the filter element 4 in the manufacturing method of this filter circuit device 1, Since it is made to form on the 2nd insulating layer 14 that consists of a dielectric insulation material which has specific inductive capacity lower than the 1st circuit part 2 in which the 1st track 19a and 19b of the couple used as a low impedance track is formed in 20b, it becomes possible to shorten the length of the resonator track of these couples further. [0084]In the manufacturing method of this filter circuit device 1, the 1st ground part 22 in the filter element 4, It is made to form between the layers of the 1st track 19a and 19b of a couple, and the 2nd track 20a and 20b of a couple, The 1st ground part 22 The 1st track 19a and 19b of a couple, and the 2nd track 20a of a couple, Since it functions as a shield between 20b, the filter circuit device 1 which has the filter element 4 by which degradation of the filter characteristics produced because the resonator conductor lines of these couples interfere was prevented is obtained.

[0085]As shown in <u>drawing 23</u>, it is mounted in the base board 90, and the semiconductor part 91 is mounted for example, by the flip chip method etc. on the 2nd circuit part 3, the shield cover 92 covers these semiconductor parts 91, and he is trying to be protected in the filter circuit device 1 mentioned above. In the filter circuit device 1, when mounted in the base board 90, the electrode terminal 42a formed in the 2nd circuit part 3 side constitutes the contact button connected to the semiconductor part 91. In the filter circuit device 1, when mounted in the base board 90, the electrode terminal 42b electrically connected with the 4th wiring layer 11 exposed to component side 2b of the 1st circuit part 2 will function as a contact button to the base board 90.

[Effect of the Invention]As mentioned above, according to this invention, the 1st filter track used as the high impedance line of a filter element is made to form by a thin film technology, as explained in detail, It is more nearly substantially [than the low impedance track formed with thick film technique in the 1st filter track] thin in thickness. Since width can be narrowed, the ratio of the impedance of a high impedance

line and a low impedance track becomes large, the length of the track of the couple which constitutes a filter element is shortened substantially, and the further miniaturization of a filter circuit device can be attained.

[0087]According to this invention, compared with the case where the high impedance line of the filter element is formed of the thin film technology, and a high impedance line is formed with thick film technique, make thickness thin, and. Since dispersion in a depth size is made to control and it is made to form with sufficient accuracy, the filter circuit device which has the filter element excellent in filter characteristics can be manufactured with the sufficient yield.

[0088]According to this invention, pass a high impedance line and a low impedance track to the inner layer of a circuit apparatus, pass an insulating layer to the laminating direction of a circuitry layer, and make it counter almost in parallel, and. The filter element of structure to which the end parts of the track which counters the laminating direction of the circuitry layer in a high impedance line and a low impedance track were electrically connected, i.e., the filter element of the structure where the track of the couple was turned up via the dielectric insulation material in the end part, is made to form.

[0089]Therefore, the length of the track of the couple in the filter element of the structure where the track of the couple was turned up in the end part according to this invention, Since the track of the couple which constitutes a filter element is made to below half compared with the length of the track at the time of forming superficially, it becomes possible to make the occupation area of a filter element small, and the miniaturization of a filter circuit device can be attained.

[0090]The low dielectric insulating layer by the low dielectric insulation material which has a dielectric constant lower than the insulating layer from which the high impedance line of a filter element constitutes the circuitry layer which has a low impedance track according to this invention, Since it is formed in the low dielectric circuitry layer which comprises a wiring layer, it becomes possible to shorten the length of the track of the couple in a filter element further.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

Drawing I]The filter circuit device concerning this invention is drawing of longitudinal section showing the state where it was mounted in the base board.

<u>Trawing 2</u>It is a perspective view looking at through a fluoroscope and showing a part of filter element with which the filter circuit device is equipped.

Drawing 3)The top view in which it is a filter element with which the filter circuit device is equipped, and the figure (a) shows the 3rd ground part, the top view in which the figure (b) shows the 2nd resonator track, and the top view in which the figure (c) shows the 1st ground part -- simultaneous -- the top view in which (d) shows the 1st resonator track, and the figure (e) are top views showing the 2nd ground part.

Drawing allt is a making process figure of the 1st circuit part in the filter circuit device.
Drawing allt order to explain the making process of the 1st circuit part in the filter
circuit device, it is a figure, and it is drawing of longitudinal section showing a core
substrate.

[Drawing 6] In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 1st wiring layer and 2nd wiring layer were formed.

Drawing IIn order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state of joining the 1st metal membrane with resin, and the 2nd metal membrane with resin to a core substrate.

Drawing &In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where beer was formed in the 1st metal membrane with resin, and the 2nd metal membrane with resin.

<u>Drawing 91</u>In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing a circuit part intermediate.

<u>Examing 10]</u>In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state of joining the 3rd metal membrane with resin, and the 4th metal membrane with resin to a circuit part intermediate.

<u>Drawing 11</u>In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 3rd metal membrane with resin and the 4th metal membrane with resin were ioined to the circuit part intermediate.

<u>[Drawing 12]</u>In order to explain the making process of the 1st circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the 1st circuit part.

<u>Drawing 13</u>It is a making process figure of the 2nd circuit part in the filter circuit device.

[Drawing 14] In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 1st insulating layer was formed in the forming face.

[Drawing i5] In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the metal membrane was formed on the 1st insulating layer.

[Drawing 16] In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 1st conductor layer was formed.

[Drawing i7] In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where beer was formed in the 1st unit wiring layers.

[Drawing 18] In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 2nd unit wiring layers were formed on the 1st unit wiring layers.

<u>Drawing 19</u>In order to explain the making process of the 2nd circuit part in the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the 3rd unit wiring layers were formed on the 2nd unit wiring layers.

[Drawing 20] In order to explain the making process of the 2nd circuit part in the filter

circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the circuit part was formed on the 1st circuit part.

<u>Drawing 21</u>In order to explain the making process of the filter circuit device, it is a figure, and it is drawing of longitudinal section showing the state where the regist layer was formed.

<u>Drawing 22</u>In order to explain the making process of the filter circuit device, it is a figure, and it is drawing of longitudinal section showing a filter circuit device.

Drawing 23 It is drawing of longitudinal section showing the state where the filter circuit device was made to mount in a base board.

[Drawing 24] It is an outline top view showing the filter circuit which has a band pass filter of flat-surface mold structure.

[Drawing 25]It is a filter circuit which has a band pass filter of TORIPU rate structure, and the perspective view which the figure (a) sees through a part and is shown, the top view in which the figure (b) shows the upper ground part, the top view in which the figure (c) shows a resonator track, and the figure (d) are top views showing a lower layer ground part.

Drawing 26 Lt is a mimetic diagram showing the band pass filter of TORIPU rate structure in equivalent circuit.

[Description of Notations]

1 A filter circuit device and 2 The 1st circuit part and 3 The 2nd circuit part, 4 filter elements, 5 A core substrate and 6 The 1st wiring layer and 7 The 2nd wiring layer and 8 The 1st metal membrane with resin, 9 The 2nd metal membrane with resin, and 10 The 3rd wiring layer and 11 The 4th wiring layer, 12 The 1st insulating layer and 13 The 1st conductor layer and 14 The 2nd insulating layer and 15 The 2nd conductor layer, 16 The 3rd insulating layer and 17 The 3rd conductor layer, 18 beer, and 19a and 19b The 1st resonator track, 20a and 20b [A feed part and 24 / Short circuit beer and 25a / The 2nd ground part and 25b / The 3rd ground part, 26 shield parts] The 2nd resonator track and 21 A terminal area and 22 The 1st ground part and 23

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]A circuit part to which the plural laminates of the circuitry layer constituted by an insulating layer which consists of a dielectric insulation material, and wiring layer which consists of pattern conductors were carried out, The 1st filter track and the 2nd filter track which were established in a part of above-mentioned wiring layer in the above-mentioned circuitry layer and which consist of a track of a parallel couple mutually, Are formed, respectively so that the direction of a long picture of a track of the above-mentioned couple may counter the different above-mentioned circuitry layer almost in parallel mutually, and. It has a filter element electrically connected in an end part which faces a laminating direction of the above-mentioned circuitry layer, A high impedance line in which the above-mentioned filter element made width form thickness for a filter track of the above 1st narrowly thinly rather than a filter track of the above 2nd by a thin film technology, A filter circuit device constituted by low impedance track in which a filter track of the above 2nd was made to form with thick film technique.

[Claim 2]A low dielectric insulating layer which consists of a low dielectric insulation material which has a dielectric constant whose above mentioned filter element is lower than the above mentioned insulating layer of the above mentioned circuitry layer in which a filter track of the above 2nd was formed in a filter track of the above 1st, The filter circuit device according to claim 2 made to form in a low dielectric circuitry layer constituted by the above mentioned wiring layer.

[Claim 3]A circuitry layer formation process which forms two or more circuitry layers constituted by an insulating layer which consists of a dielectric insulation material, and wiring layer which consists of pattern conductors, The 1st track formation process that forms the 1st filter track that was established in a part of above mentioned wiring layer any of two or more above-mentioned circuitry layers they are, and that consists of a track of a parallel couple mutually. The 2nd track formation process that forms the 2nd filter track that was established in a part of above-mentioned wiring layer any of the above-mentioned circuitry layers other than the above-mentioned circuitry layer in which a filter track of the above 1st was formed they are, and that consists of a track of a parallel couple mutually. A circuit part formation process which forms a circuit part by making two or more above-mentioned circuitry layers laminate, When making the above-mentioned circuitry layer laminate, make a filter track of the above 1st, and a filter track of the above 2nd counter so that the direction of a long picture of a track of the above-mentioned couple may become almost parallel mutually, make them laminate. and. In [have an element formation process in which a filter element is made to form by making it electrically connect in an end part which faces a laminating direction of the above-mentioned circuitry layer, and a track formation process of the above 1st. In make a filter track of the above 1st form as a high impedance line in which width was made to form thickness narrowly thinly rather than a filter track of the above 2nd by a thin film technology, and a track formation process of the above 2nd, A manufacturing method of a filter circuit device in which a filter track of the above 2nd is made to form as a low impedance track with thick film technique.

[Claim 4]A low dielectric insulating layer which consists of a low dielectric insulation material which has a dielectric constant in which track formation process **** of the above 1st is lower than the above-mentioned insulating layer of the above-mentioned circuitry layer in which a filter track of the above 2nd was formed in a filter track of the above 1st, A manufacturing method of the filter circuit device according to claim 3 made to form in a low dielectric circuitry layer constituted by the above-mentioned wiring layer.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

WRITTEN AMENDMENT

----- [Written amendment]

[Filing date]March 12, Heisei 15 (2003,3,12)

[Amendment 1]

[Document to be Amended] Specification

[Item(s) to be Amended | Claim 2

[Method of Amendment] Change

[Proposed Amendment]

[Claim 2]A low dielectric insulating layer which consists of a low dielectric insulation material which has a dielectric constant whose above mentioned filter element is lower than the above mentioned insulating layer of the above mentioned circuitry layer in which a filter track of the above 2nd was formed in a filter track of the above 1st, The filter circuit device according to claim 1 made to form in a low dielectric circuitry layer constituted by the above mentioned wiring layer.

[Translation done.]

(19) 日本国特許庁(JP)

(12)公開特許公報 (A) (ID特許出願公開番号

特開2003-198226 (P2003-198226A) (43) 公開日 平成15年7月11日 (2003. 7.11)


(51) Int. C1. [†] H 0 1 P	7/08	識別記号			FI HOIP	7/08		テーマコード(参考) 5E346	
HUIF	1/203				потг	1/203	5J006		
	3/08					3/08	5J014		
H 0 5 K	3/46				H 0 5 K	3/46	В		
	審査請求	有	請求項の数 4	оL		Q (全15頁)			
(21)出願番号	特顯2001-397677 (P2001-397677)				(71) 出願人				
						ソニー株式会		arrest of the City	
(22) 出願日	平历	(13年1	2月27日 (2001. 12. 27	'	(72) 発明者		SACABIHI	5丁目7番35号	
					(12) 光明日		(北品川)	6丁目7番35号	ソニー
					(74)代理人				
						弁理士 小社	也 晃	(外2名)	
				l					
								最終頁	(に続く

(54) 【発明の名称】フィルタ回路装置及びその製造方法

(57) 【要約】

【課題】 小型化を図る。

【解決手段】 フィルタ素子4が、厚膜技術により形成 された一対の第1の共振器線路19a、19bと、薄膜 技術により形成された一対の第2の共振器線路20 a、 20 bとによって構成される並列共振器回路であり、-対の第2の共振器線路20a、20bを大幅に薄くする ことによって一対の第2の共振器線路20a、20bと 一対の第1の共振器線路19a、19bとのインビーダ ンスの比が大きくなることから、これら一対の共振器線 路19a、19b、20a、20bの長さが短縮されて フィルタ素子4が小さくなり、小型化が図れる。



【特許請求の範囲】

【請求項1】 誘電絶縁材からなる絶縁層と、バターン 準体からなる配線層とによって構成される回路層が複数 積層された回路部と、

1

上記回路層における上述品級際の一部に設けられた互い に平行な一対の線路からなる第1のフルク線路と第2 のフィルク線路とが、異なる上記回路層に、上述一対の 線路の長尺方向が互いに略平行に対向するようにそれぞ れ形成されると共に、上記回路層の積層方向に相対する 一端部で電気的に接続されているフィルク素子とを備 え、

上記フィルク楽子が、上記第1のフィルク線路を薄膜技 術によって上記第2のフィルク線路よりも厚みを薄く、 幅を挟く形成させた高インピーデンス線路と、上記第2 のフィルタ線路を厚膜技術によって形成させた低インピ ーダンス線路とによって構成されているフィルク回路装

【講求項2】 上記フィルタ条子が、上述第1のフィル たり 夕線路を、上記等 2のフィルク線路が形成された上記回 お隣回の上記地経緯度 けり低い流電率を有する低洗電池経 20 点 材からなる低流電池経緯度と、上記配線層とによって構成 には される低流電池路線に形成させている請求項 2 記載のフ にしたり回路装置。 に

【請求項3】 誘電絶線材からなる絶縁層と、パターン 導体からなる配線層とによって構成される回路層を複数 形成する回路層形成工程と、

複数の上記回路層の何れかに、上記配線層の一部に設けられた互いに平行な一対の線路からなる第1のフィルタ 線路を形成する第1の線路形成工程と、

上記第1のフィルタ線路が形成された上記回路層以外の 30 上記回路層の何れかに、上記配線層の一部に設けられた 互いに平行な一対の線路からなる第2のフィルタ線路を 形成する第2の線路形成工程と、

複数の上記回路層を積層させることで回路部を形成する 回路部形成工程と、

上記回路層を構躍させる際に、上記第1のフィルタ線路 と上記第2のフィルタ線路とを、上記一対の線路の長尺 方向が互いに略平行となるように対向させて積層させる と共に、上記回路層の積層方向に相対する一端部で電気 的に接続させることによってフィルタ素子を形成させる 40 来予形成工程とを有し、

上記第1の線路形成工程において、上記第1のフィルタ 線路を薄膜技術によって上記第2のフィルタ線路よりも 厚みを薄く、幅を狭く形成させた高インビーダンス線路 として形成させ、

上記第2の線路形成工程において、上記第2のフィルタ 線路を厚膜技術によって低インビーダンス線路として形 成させるフィルタ回路装置の製造方法。

【請求項4】 上記第1の線路形成工程おいては、上記 ている。このBPF111は、例えば積層ブリント基板 第1のフィルタ線路を、上記第2のフィルタ線路が形成 50 等といった誘電絶縁材からなる絶縁層112を有する積

された上記回路層の上記絶経層よりも低い誘電率を有す る低誘電絶終材からなる低誘電絶終層と、上記配線層と によって構成された低誘電回路層に形成させる請求項 3 記載のフィルク回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フィルタ素子を有するフィルタ回路装置及びその製造方法に関する。

[0002]

【0003】例えば、図24に示すフィルク開発100 には、分布定数で設計されたフィルク業子として平面型 構造のBPF101を有している。このフィルク回路1 00においては、例えばブリント基板やセラミック基板 等といった誘電体基板102上に、マイクロストリップ ラインとして第や金かっきが焼きれたニッケル等による 導体線路103が形成されることでBPF101を構成 している。なお、誘導体基板102には、裏面に全面に 豆ってグランド部(図みせず、)が形成されている。

【0004】このようなBPF101では、場体機路103の形状を促進化させることにより所望の周波数帯域の信号を選件的に透過させることが可能となる。また、このBPF101は、誘電体基板102上に形成されたパターン配線全体の一部分であり平面型構造を有していることから、誘電体基板102上に例えば印刷加工やリソグラフィ加工等によってパターン配線を形成する際に一種して形成させることが可能である。

【0005】このフィルタ回路100では、BPF10 が平面型構造であり、凍体線路103を通過液長入の 略2/4の長さの重なりをもって配列させていることか ち、勇体線路103の長さが通過液長入によって規定さ れる。これにより、このフィルク回路100では、導体 線路103の長さにある程度の大きなが必要となり、導 体線路103の長有面積を小さくすることが観難なこと から、小面積化に限好がある。

【0006】このため、図25に示すフィルク回路11 0では、占有面積が小さいフィルク索子としてBPF1 11を用いることにより小面積化させることが提案され ている。このBPF111は、例えば積層プリント基板 等といった流電絶線材からなる絶線層112を含する積 層基板 1 1 3 の内層に略平行に配置された一対の共振器 線路114を形成させた三層構造、いわゆるトリプレー ト構造を有している。

【0007】具体的に、このBPF111おいて、一対 の共振器線路114は、長手方向の略中央部付近で低イ ンピーダンス線路(太い線路) 115と、高インピーダ ンス線路(細い線路) 116とが接続されたインビーダ ンスステップ構造を有しており、これらのうちの高イン ビーダンス線路116の路中央部付近には給電配線11 7がそれぞれ接続されている。このBPF111おいて 10 に鑑みて提案されたものであり、フィルタ特性の劣化が は、一対の共振器線路114が絶縁層112を介して上 下が接地導体となる二つのグランド部118a、118 bで挟持されている。そして、このBPF111おいて は、二つのグランド部118a、118bが一対の共振 器線路114を囲む複数のビア119で層間接続されて いると共に、これらのグラント部118a、118b、 ビア119により層内の共振器線路114がシールドさ

【0008】このフィルタ回路110おいては、一対の 共振器線路114が通過波長2の略1/4の長さの線路 20 を平行に配置させることにより、これら平行に配置され た線路が容量結合されることで構成されているが、一対 の共振器線路114をインピーダンスステップ構造とす ることによって平行に配置された線路の長さを通過波長 λの1/4以下に短くすることができ、BPF111の 占有面積を小さくして小型化が図れる。

【0009】このフィルタ回路110においては、図2 6に示すように、BPF111を等価回路的に示した場 合、並列共振回路が容量結合された構成となる。具体的 には、二つのうち一方の共振器線路114とグランド部 30 118a、118bとの間に接続されたキャパシタC1 とインダクタンスLIとからなる並列共振回路PRI と、二つのうち他方の共振器線路114とグランド部1 18a. 118bとの間に接続されたキャパシタC2と インダクタンスL2とからなる並列共振回路PR2と が、一対の共振器線路114の間に生じるキャパシタC 3を介して容量結合された構成となっている。

[0010]

【発明が解決しようとする課題】上述したフィルタ回路 1 1 0 では、一対の共振器線路 1 1 4 が、低インビーダ 40 ンス線路115と、高インピーダンス線路116とのイ ンピーダンス仕を大きくするほど平行に配置された線路 を更に短縮でき、フィルタ素子の占有面積を小さくして 小型化が図れる。具体的には、低インピーダンス線路 1 15に対してより薄く、細くした高インピーダンス線路 116を形成することでフィルタ回路110の更なる小 型化が図れる。

【0.0.1.1】しかしながら、フィルタ回路11.0におい ては、上述した共振器線路 1 1 4 を例えばめっき法等と 理等でパターン形成させることから、高インビーダンス 線路116の厚みを0.075mm以下にすることが困 難であり、小型化に限界が生じている。

【0012】また、このフィルタ回路110において は、一対の共振器線路114における高インピーダンス 線路116を限界まで薄くした場合、高インビーダンス 線路116を精度良く形成することが困難となり、歩留 まりの低下やフィルタ特性の劣化が生じることがある。 【0013】そこで、本発明は、このような従来の事情 防止されると共に、フィルタ素子の占有面積を小さくし て更なる小型化が図られたフィルタ回路装置及びその製 造方法を提供することを目的に提案されたものである。

[0 0 1 4]

【課題を解決するための手段】上述した目的を達成する 本発明に係るフィルタ回路装置は、活電絶縁材からなる 絶経層と、パターン導体からなる配線層とによって構成 される回路層が複数積層された同路部と、同路層におけ る配線層の一部に設けられた互いに平行な一対の線路か らなる第1のフィルタ線路と第2のフィルタ線路とが、 異なる回路層に、一対の線路の長尺方向が互いに路平行 となるようにそれぞれ形成されると共に、回路層の積層 方向に相対する一端部で電気的に接続されているフィル タ素子とを備え、フィルタ素子が、第1のフィルタ線路 を薄膜技術によって第2のフィルタ線路よりも厚みを薄 く、幅を狭く形成させた高インピーダンス線路と、第2 のフィルタ線路を厚膜技術によって形成させた低インビ ーダンス線路とによって構成されている。

【0015】このフィルタ回路装置では、フィルタ素子 の高インピーダンス線路となる第1のフィルタ線路が、 薄膜技術によって厚膜技術で形成された低インビーダン ス線路となる第2のフィルタ線路より大幅に厚みが薄 く、幅が狭く形成されていることから、高インピーダン ス線路と低インピーダンス線路とのインピーダンスの比 を大きくすることができ、回路層の配線層に形成される 一対の線路の長さを大幅に短縮させる。

【0016】このフィルタ回路装置では、フィルタ素子 の高インピーダンス線路を薄膜技術で形成しており、こ の高インピーダンス線路を厚膜技術で形成した場合に比 べて厚みが薄く、寸法のばらつきが抑えられた薄細線路 が精度良く形成される。

【0017】また、上述した目的を達成する本発明に係 るフィルタ回路装置の製造方法は、誘電絶縁材からなる 絶縁層と、パターン導体からなる配線層とによって構成 される回路層を複数形成する回路層形成工程と、複数の 回路層の何れかに、配線層の一部に設けられた互いに平 行な一対の線路からなる第1のフィルタ線路を形成する 第1の線路形成工程と、第1のフィルタ線路が形成され た回路層以外の回路層の何れかに、配線層の一部に設け いった厚膜技術により成膜された金属層をエッチング処 50 られた互いに平行な一対の線路からなる第2のフィルタ

線路を形成する第2の線路形成工程と、複数の回路層を 積層させることで回路部を形成する回路部形成工程と、 回路層を積層させる際に、第1のフィルタ線路と第2の フィルタ線路とを、一対の線路の長尺方向が互いに略平 行となるように対向させて積層させると共に、回路層の 積層方向に相対する一端部で電気的に接続させることに よってフィルタ素子を形成させる素子形成工程とを有し ている。そして、本発明に係るフィルタ回路装置の製造 方法は、第1の線路形成工程において、第1のフィルタ を薄く、幅を狭く形成させた高インピーダンス線路とし て形成させると共に、第2の線路形成工程において、第 2のフィルタ線路を厚膜技術によって低インピーダンス 線路として形成させる。

【0018】このフィルタ回路装置の製造方法では、フ ィルタ素子の高インピーダンス線路となる第1のフィル タ線路を薄膜技術によって形成させており、この高イン ビーダンス線路が、厚膜技術によって形成させた低イン ピーダンス線路となる第2のフィルタ線路よりも大幅に 厚みを薄く、幅を狭く形成されることから、高インピー 20 ダンス線路と低インピーダンス線路とのインピーダンス の比を大きくさせ、フィルタ素子を構成する一対の線路 の長さが大幅に短縮でき、更なる小型化が図られたフィ ルタ同路装置を製造させる。

【0019】このフィルタ回路装置の製造方法では、フ ィルタ素子の高インピーダンス線路を薄膜技術で形成さ せており、高インビーダンス線路を厚膜技術で形成させ て場合に比べて厚みを薄くさせると共に、厚み寸法のば らつきを抑制させて精度良く形成させることから、フィ ルタ特性の劣化が防止されたフィルタ素子を有するフィ 30 5 の第1 の配線層 6 と対向するように接合され、金属膜 ルタ回路装置を歩留まり良く製造させる。 [0020]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して詳細に説明する。実施の形態として 図1に示したフィルタ回路装置1は、携帯通信端末機器 等に備えられた送受信部において高周波信号の処理等を 行う高周波回路を構成している。フィルタ回路装置 1

は、第1の回路部2と、第1の回路部2の主面(以下、 形成面と記す。) 2 a 上に形成された第2の回路部3 と、第1の回路部2と第2の回路部3とに跨って形成さ 40 れたフィルタ素子4とを備えている。

【0021】フィルタ回路装置1は、第1の回路部2 が、形成面2a上に形成された第2の回路部3に対する 電源系や制御系の配線部或いはベース基板90に対する 実装面2bを有している。フィルタ同路装置1は、第2 の同路部3の表面を実装面3aとして半導体チップ、[C (integrated circuit) チップ、LSI (Large-scal e Integrated Circuit) チップといった半導体部品 9 1 が実装されると共に、シールドカバー92が組み付けら れて実装面3a全体が封装されることになる。

【0022】第1の回路部2は、両面基板からなるコア 基板5をコアにして、このコア基板5の両主面上に樹脂 層と配線層とが複数積層された構成となっている。第1 の回路部2においては、コア基板5が樹脂層5aと、こ の樹脂層5aの両主面上に形成された金属層5bとによ って形成され、これら金属層5bが例えばエッチング処 理等によってパターニングされることで、一方が第1の 配線層 6 になり、他方が第2の配線層 7 になる。

【0023】コア基板5においては、樹脂層5aに低誘 線路を薄膜技術によって第2のフィルタ線路よりも厚み 10 電率で低いTanδ有する、すなわち優れた高周波特性 を有する誘電絶縁材、例えばポリフェニレンエーテル (PPE)、ビスマレイドトリアジン(BT-resi n)、ポリテトラフルオロエチレン、ポリイミド、液晶 ポリマ(LCP)、ポリノルポルネン(PNB)、セラ ミック或いはセラミックと有機材料の混合体等を用いる ことによって形成されている。また、コア基板5として は、機械的剛性とともに耐熱性、耐薬品性を有し、例え ば上述した材料によって形成された基材よりもさらに廉 価なエポキシ系網貼基板FR-5等も用いられる。

【0024】コア基板5における金属層5b、すなわち 第1の配線層6及び第2の配線層7は、例えばCu等の 導電性の高い金属層からなり、めっき法等の厚膜技術に よって樹脂層の両主面上に成膜され、エッチング処理等 でパターン形成されている。

【0025】第1の回路部2においては、コア基板5の 第1の配線層6上に第1の樹脂付金属膜8が接合される と共に、第2の配線層7上に第2の樹脂付金属膜9が接 合されている。第1の樹脂付金属膜 8 は、樹脂屬 8 a と 金属膜8 b とによって構成され、樹脂層8 a がコア基板 8 b が例えばエッチング処理等によってパターニングさ れることでパターン導体となった第3の配線層10が形 成されることになる。また、第2の樹脂付金属膜9は、 樹脂屬9aと金属膜9bとによって構成され、樹脂屬9 aがコア基板5の第2の配線層7と対向するように接合 され、金属膜9bが例えばエッチング処理等によってバ ターニングされることでパターン導体となった第4の配 線層11が形成されることになる。

【0026】第1の樹脂付金属膜8及び第2の樹脂付金 属膜における樹脂層8a、9aは、コア基板の樹脂層5 aと同様に、低誘電率で低いTanδ有すると共に、優 れた高周波特性を有する材料によって形成されている。 第1の樹脂付金属膜8及び第2の樹脂付金属膜における 金属層8 b 、9 b 、すなわち第3の配線層10及び第4 の配線層11は、導電性の高いCu層からなり、めっき 法等の厚膜技術によって樹脂層8 a 、9 a の主面上に成 膜され、エッチング処理等でパターン形成されている。 【0027】そして、第1の回路部2においては、第1 の樹脂付金属膜8の第3の配線層10上及び第2の樹脂 50 付金属膜 9 の第 4 の配線層 1 1 上にここでは図示しない

樹脂付金属膜がそれぞれ樹脂層側で対向するように接合 され、これら樹脂付金属膜に研磨処理が施されて第3の 配線層10及び第4の配線層11が露出するまで研磨さ れることになる。これにより、第1の回路部2において は、第3の配線層10及び第4の配線層11のバターン 導体の間に樹脂層が埋め込まれることになり、第3の配 線層10及び第4の配線層11が露出する面が高精度に 平坦化されることになる。

【0028】第1の回路部2は、以上のように構成され ている。ここでは、高精度に平坦化された第3の配線層 10 10側上に第2の回路部3が形成されることから、第3 の配線層 1 0 が露出する面を形成面 2 a として説明す る。なお、第1の回路部2においては、第4の配線層1 1 が露出している側の主面に第2の回路部3を形成させ ても良い。ここでは、形成面2aに対して反対側の主 面、すなわち第4の配線層11が露出している側の主面 をベース基板90に対向して実装させる実装面2bとし

【0029】第2の回路部3は、高精度に平坦化された 第1の回路部2の形成面2a上に樹脂層と配線層とが複 20 数積層された構成となっている。具体的に、第2の回路 部3は、第1の回路部2の形成面2a上に第1の絶縁層 12、第1の導体層13、第2の絶縁層14、第2の導 体層 1 5 、第 3 の絶縁層 1 6 、第 3 の導体層 1 7 が順次 積層された構成となっている。

【0030】第2の回路部3において、複数の絶縁層 は、コア基板の樹脂層5aと同様に、低誘電率で低いT anδ有すると共に、優れた高周波特性を有する誘電絶 緑材によって形成されている。第2の回路部3におい て、複数の導体層は、例えばCu等の導電性の高い金属 30 けられている。 層からなり、スパッタリング法や化学蒸着 (CVD:Chemic alVapor Deposition) 法等といった薄膜技術によって各 絶縁層の層間に成膜され、エッチング処理等でパターン 形成されている。また、第2の回路部3においては、複 数の導体層間に、これら導体層を互いに電気的に接続さ せるビア18が複数設けられており、これらのビア18 が複数の導体層を層間接続させている。

【0031】フィルタ素子4は、例えばインダクタンス やコンデンサ等のチップ部品を用いた集中定数設計では なく、マイクロストリップラインやストリップライン等 40 と、第3のグランド部25bとを電気的に層間接続させ といった分布定数にで設計されている。このフィルタ素 子4は、図2及び図3に示すように、第1の回路部2に おける第3の配線層10の一部に設けられた一対の第1 の共振器線路(以下、第1の線路と記す。) 19 a、1 9 b と、第 2 の回路部 3 における形成面 2 a から数えて 2番目の導体層、すなわち第2の導体層15の一部に設 けられた一対の第2の共振器線路(以下、第2の線路と 記す。) 20 a、20 b とが積層されており、これら一 対の線路がビアやスルーホール等からなる接続部21に よって選択的に接続されている。

【0032】このフィルタ素子4は、積層されている第 1の線路19a、19bと第2の線路20a、20bと の間に、回路部2における形成面2aから数えて1番目 の導体層、すなわち第1の導体層13の一部に設けられ た第1のグランド部22が設けられており、この第1の グランド部22が第2の線路20a、20bに対する接 地導体となる。

【0033】フィルタ素子4において、第1の線路19 a、19bは、それぞれ直線状を呈し、幅方向が対向す るように略平行に配置されている。フィルタ素子4にお いて、第2の線路20a、20bは、第1の線路19 a、19bと同様に、それぞれ直線状を呈し、幅方向が 対向するように略平行に配置されている。また、フィル タ素子4においては、第1の線路19aの直上に第2の 線路20 aが形成され、第1の線路19bの直上に第2 の線路20bが形成されていると共に、これらのフィル 夕回路装置1の厚み方向に対向する線路同士が接続部2 1によってそれぞれ一端部で電気的に接続されている。 具体的には、第1の線路19a及び第2の線路20aの 相対する一端部と、第1の線路19b及び第2の線路2 0 b の相対する一端部とが、それぞれ接続部2 1 によっ て接続されている。

【0034】フィルタ素子4において、一対の第2の線 路20a、20bには、長手方向の略中央部付近から、 第2の線路20a、20bの対向する方向とは反対の方 向に突出するように給電部23がそれぞれ設けられてい る。そして、第2の線路20a、20bには、接続部2 1と接続されている一端部とは反対側の他端部に、第1 のグランド部22と接続する短絡ビア24がそれぞれ設

【0035】フィルタ素子4においては、第1の線路1 9 a 、 1 9 b の直下、すなわち第1の回路部 2 における 第1の配線層6の一部に第2のブランド部25aと、第 2の線路20a、20bの直上、すなわち第2の回路部 3における形成面2aから数えて3番目の導体層となる 第3の導体層17の一部に第3のグランド部25トとが 形成されている。フィルタ素子4においては、第1の線 路19a、19b及び第2の線路20a、20bの周囲 に、第1のグランド部22と、第2のグランド部25a るビアやスルーホール等からなるシールド部26が複数 形成されている。これにより、フィルタ素子4において は、第2のグランド部25a、第3のグランド部25b 及びシールド部26が、第1の線路19a、19b及び 第2の線路20a、20bをシールドすることになる。 【0036】具体的に、このフィルタ素子4において、 第1の線路19a、19bは、その長さが7mm程度、 幅が1mm程度、厚みが100μmより厚くなるよう に、比誘電率が3.8程度の誘電絶縁材を有する厚みが 50 0.7mm程度の第1の回路部2の形成面2aから露出

するように第3の配線層 10の一部に低インビーダンス 線路として形成されている。このフィルタ素子4におい て、第2の線路20a、20bは、その長さが7mm程 度、幅が50μm程度、厚みが50μmより薄くなるよ うに、比誘電率が2.65程度の誘電絶縁材を厚みが2 0 μm程度になるように成膜させた第2の絶縁層14上 の第2の導体層13の一部に高インピーダンス線路とし て形成されている。

【0037】以上のような構成のフィルタ回路装置1で は、フィルタ素子4の高インピーダンス線路となる一対 10 の第2の線路20a、20bが第2の回路部3の第2の 導体層 1 5 の一部に形成されており、この第 2 の導体層 15がスパッタリング法やCVD法といった薄膜技術に よって形成されている。このため、このフィルタ回路装 置1では、一対の第2の線路20a、20bをメッキ法 といった厚膜技術で形成された低インピーダンス線路と なる一対の第1の線路19a、19bよりも大幅に厚み を薄くして精度良く形成させることが可能である。

【0038】したがって、このフィルタ回路装置1で は、フィルタ素子4において、薄膜技術により精度良く 20 に、コア基板5の表裏主面に第1の配線層6、第2の配 大幅に薄く形成された一対の第2の線路20a、20b と、厚膜技術により形成された一対の第1の線路19 a、19bとのインビーダンスの比を大きくできること から、これら一対の共振器線路の長さを大幅に短縮する ことが可能となり更なる小型化が図れる。

【0039】このフィルタ回路装置1では、フィルタ素 子 4 において、一対の第 2 の線路 2 0 a 、 2 0 b が薄膜 技術により薄く形成されていることから、例えばめっき 法といった厚膜技術により共振器線路を形成する場合に 比べて厚みが大幅に薄く、厚み寸法のばらつきが抑制さ 30 れた一対の第2の線路20a、20bを精度良く形成す ることが可能であり、フィルタ特性の劣化が防止され

【0040】このフィルタ回路装置1は、フィルタ素子 4が、一対の第1の線路19a、19bと、一対の第2 の線路20a、20bとが活電絶縁材を介して積屬させ られた状態で、これら一対の線路の長手方向の一端部間 士が接続部22で接続された構造、すなわち一対の共振 器線路が誘電絶縁材を挟むように接続部22で折り返さ れたような構造になっている。

【0041】したがって、このフィルタ回路装置1で は、フィルタ素子4における第1の線路19a、19b 及び第2の線路20a、20bの長さを、フィルタ素子 4 と同じ周波数帯域に用いる一対の共振器線路を平面で 形成した場合の共振器線路の長さに比べて半分以下にで きることから、フィルタ素子4の占有面積を小さくして 小型化することが可能である。

【0042】このフィルタ回路装置1では、フィルタ素 子4の高インピーダンス線路となる一対の第2の線路2

Ⅰの線路 Ⅰ 9 a 、 Ⅰ 9 b が形成されている第 1 の回路部 2よりも低い比談電室を有する誘電絶縁材により形成さ れた第2の絶縁層14上に設けられていることから、こ れら一対の共振器線路の長さを更に短縮させることが可 能となる。

【0043】このフィルタ回路装置1では、フィルタ素 子4において、一対の第1の線路19a、19bと一対 の第2の線路20a、20bとの層間に第1のグランド 部22が設けられおり、この第1のグランド部22が一 対の第1の線路19a、19bと一対の第2の線路20 a、20bとの間でシールドとして機能することから、 これら一対の共振器導体線同士が干渉することで生じる フィルタ特性の劣化を防止する。

【0044】次に、上述したフィルタ回路装置1の製造 方法について説明する。フィルタ回路装置しは、先ず、 第1の回路部2を形成する。この第1の回路部2の作製 工程について、以下図4~図12を参照しながら詳細に 説明する。

【0045】第1の同路部作製工程は、図4に示すよう 線隔7、コア基板5を貫く複数のビア30を形成する第 1の配線屬形成工程s-1と、コア基板5の表裏主面に 第1の樹脂付金属膜8と第2の樹脂付金属膜9とをそれ ぞれ接合する第1の樹脂付金属障接合工程 5-2と、こ れらの樹脂付金属膜8、9とにビア31を形成するビア 形成工程s-3と、第1の樹脂付金属膜8の金属層8b に第3の配線層10を形成すると共に、第2の樹脂付金 属膜9の金属層9bに第4の配線層11を形成する第2 の配線層形成工程s-4とを経て回路部中間体32を作 製する。

【0046】第1の回路部作製工程は、回路部中間体3 2 に第3の配線層10を被覆する第3の樹脂付金属膜3 3と、第4の配線層 1 1 を被覆する第4の樹脂付金属膜 3 4 とを接合する第2の樹脂付金属膜接合工程s-5 と、第3の樹脂付金属膜33と第4の樹脂付金属膜34 とに対して研磨処理を施して第3の配線層10が露出す る形成面2aを形成する研磨工程s-6とを経て第1の 回路部2を作製することになる。

【0047】以上のようなT程によって第1の回路部2 40 を作製する際は、図5に示すように、例えばCu等の導 電性の高い金属層からなる金属層5 bが樹脂層5 aの表 裏主面にめっき法等で成膜されたコア基板 5 を用意す る。このコア基板5における樹脂層5aは、優れた高周 波特性を有する誘電絶縁材で形成されている。

【0048】次に、コア基板5には、図6に示すよう に、第1の配線層形成工程s-1が施される。コア基板 5には、例えばドリルやレーザ等による孔穿加工が施さ れてビアホール30aが複数形成され、これらビアホー ル30aの内壁に例えばめっき等が施されて導電ベース 0 a 、20 b を、低インピーダンス線路となる一対の第 50 ト30 b が埋め込まれた後に、めっき等によって蓋形成 が行われることで樹脂層5 a の表裏主面に成膜された金 臓層5 b を電気的に接続させるビア3 の が形成される。 ビア3 0 では、ビアホール3 0 a の内に卵電ベースト3 0 b が埋め込まれ後に、ビアホール3 0 a の間口部をめっ き等で選形成されていることから、直上にビア等を形成 よせることが同能である。

【0049】コア基板5には、樹脂屬5aの表裏主面に 成膜された金属層 5 b それぞれに、例えばフォトリソグ ラフ処理等が施されることにより、これら金属層 5 bが それぞれパターニングされて樹脂層5 aの表裏主面にパ ターン導体として第1の配線層6と第2の配線層7とが 形成される。第1の配線層形成工程 s - 1 において、第 1の配線層6には、フィルタ素子4における第2のグラ ンド部25aも他のパターン導体と一緒に形成される。 【0050】次に、コア基板5には、図7に示すよう に、第1の樹脂付金属膜接合工程s-2が施される。コ ア基板5には、第1の配線層6を被覆するように第1の 樹脂付金属膜8が接合されると共に、第2の配線層7を 被覆するように第2の樹脂付金属膜9が接合される。こ れら第1の樹脂付金属膜8及び第2の樹脂付金属膜9 は、例えばCu等の導電性の高い金属からなる金属膜8 b、9bが、優れた高周波特性を有する誘電絶縁材から なる樹脂層8a、9aの一方主面全面にめっき法等によ って成膜された構成となっている。これら第1の樹脂付 金属膜8及び第2の樹脂付金属膜9は、コア基板5にお ける第1の配線層6上及び第2の配線層7上に例えば接 着樹脂、いわゆるブリブレグ樹脂によって接合されるこ とになる。なお、これら第1の樹脂付金属膜8及び第2 の樹脂付金属膜 9 では、樹脂層 8 a 、 9 a が熱可塑性樹 脂によって形成されている場合、プリプレグ樹脂を用い 30 ずに接合させることも可能である。

【0 0 5 1】次に、第 1 の樹脂付金属機 8 及び第 2 樹脂 付金属機 9 には、図 8 に示すように、ビア形成工程 5 - 3 が始される。用 の樹脂付金属限 8 及び第 2 樹脂付金 属膜 9 には、コア基板 5 を貫くビア 3 0 と同様にして、 ビア 3 1 が形成される。具体的には、第 1 の樹脂付金属 器 8 に 3 1 の配保層 6 と第 1 の樹脂付金属機 8 を 2 4 の機能付金属機 8 と 4 で 2 の 根 り全属機 9 に 第 2 の 配保層 7 と 第 2 の樹脂付金 6 機 9 の 金属機 9 b と を電気的に接続させるビア 3 1 b と を形成 40 させら、ビア形成工程 5 - 3 において、第 1 の 母脂付金 属機 8 には、ビア 3 1 a と 同様にして、アルク 孝子 4 か形成される領域を囲むようにシールド部 2 6 の一部と してシールドビア 2 6 a も形成される。

【0052】次に、第10樹脂付金属網8及び第2樹脂 付金属膜9には、図9に示すように、第2の配標層形成 工程5-4が能される。第10樹脂付金属膜8及び第2 樹脂付金属膜9には、第10配線層6及び第2の配線層10及 び第4の配線所10及 近第4の配線所10及 近第4の配線所10数

8 b、9 b それぞれに倒えばフォトリソグラフ処理等が 施されることにより、これら金属膜 8 b b、9 b がそれぞ れパターニングされて第10 均断付金属膜 8 の均脂層 a 上にパターン導体として第3の配線層 1 0 が形成され ると共に、第2 の樹脂付金属膜りの樹脂層 9 a 上にパタ ーン導体として第4 の骨脂増 1 が形成され

【0053】第2の配線層形成工程3-4 おいて、第3 の配線層10には、第10配線層6の一部に設けられている第2のグランド部25 aの直上に、一対の第10線路19a、19bは、めっき 法といった理解技術により形成される。これら一対の第10線路19a、19bは、めっき 法といった理解技術により形成された第3の年級間10の一部に設けられていることから、その厚みが100 m mより厚く形成されることになる。また、第4の配線間11は、フィック四路装置16ペース基板のに実装させた際にマザー基板からの電力の供給部や、電気信号の入出力部として機能する入出力第3となる。以上のようにして、回路部中間解る2 が形成される。以上のようにして、回路部中間解る2 が形成される。以上のようにして、回路部中間解と2 が形成される

【0054】次に、回路部中間片32には、四10及び 図11に示すように、第20 円間 一位 無験接合工程 s 一 5 が施される。回路部中間片32には、第3の配線層 1 0 を被覆するように第3の中間付金属膜33が接合される ると共に、第4の配線層 1 セ接管するように第4の樹脂付金属膜34 が接合される。第3の樹脂付金属膜33 及び第4の樹脂付金属膜34は、上述した樹脂付金属 度33。 34 の樹脂付金属度34は、上述した樹脂付金属度 度33。 34 の樹脂付金属度34は、上述した樹脂付金属度 度33。 34 の樹脂付金属度34は、上述した樹脂付金属 度33。 34 の樹脂付金属度34は、上述した樹脂付金属 度33。 34 の樹脂付金属度34は、上述した樹脂付金属 度33。 34 の樹脂付金属度34は、上述した樹脂付金属 度33。 34 の樹脂付金属度34は、上述した樹脂付金 度33。 34 の樹脂付金属度34は、 25 では、 26 では、 26 では、 26 では、 27 では、 27 では、 28 では、

【00555】第3の樹脂付金減関33及び第4の樹脂付金減関34は、第3の配線層10上及び第4の配線層10上度ブリンドグ樹脂によって回路部中間附32の両主面に接合されることになる。なお、これら第3の樹脂付金減関33及び第4の樹脂付金減関34次分割の野脂付金減関34次分割の野脂付金減度34次分割の野脂付金減度34次分割の野脂では大きなでは、対力では大きなでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円では大きないでは、100円

【0056] 次に、第3の樹脂付金属膜33及び第4の 樹脂付金属膜34には、図12に示すように、研整工程 5-6が施さる。第3の樹脂付金属膜33及び第4の 樹脂付金属膜34には、例えばアルミナとシリカの混合 液からなる研酵料等により、金属膜33a、34aが臨 市両主面全体は原発処理が始される。

【0.057】具体的に、第3.0場所付金属膜の3.0には、第3.0在採層1.0が露出するまで研磨処理が施される。第4.0の樹脂付金属膜3.4 には、第4.0の配際層1.1 を露出させることなく樹脂層3.4 か所定の厚み Δx を残すようにして研磨処理が施される。これにより、第3.0の配信機能層 3.00 が理め込まれることになり、高精度に平単任された形

(8)

成面2aとなる。以上のようにして、形成面2aにフィ ルタ素子4における第1の線路19a、19bが形成さ れた第1の回路部2が作製される。なお、この第1の回 路部2おいては、各樹脂層に比誘電率を3.8程度とす る片較的に高い活電率を有する活電絶縁材が用いられて

【0058】この第1の回路部2では、後述する第2の 回路部作製工程において、第3の配線層10上に第2の 回路部3が形成されることになり、第2の回路部3が第 3 の配線層 1 0 を薬品、機械的或いは熱的負荷から保護 10 することから、第3の配線層10が露出するまで樹脂層 33bに研磨処理が施されている。第1の回路部2は、 係る構成によって後述する第2の回路部作製工程におい て、第3の配線層10が第2の回路部3に対する電源系 の配線部や制御系の配線部或いはグランド部を構成する ことになる.

【0 0 5 9】また、第1の回路部2では、係る構成によ って後述する第2の回路部作製工程において、第4の配 線層11が残された樹脂層34bによって薬品や機械的 或いは熱的負荷から保護されることになる。そして、第 20 等の導電性の高い金属が50μmより薄く成膜された状 1の回路部2においては、第4の配線層11が、第2の 回路部3を形成した後に、上述した樹脂層34bが切削 除去することにより露呈されて入出力端子部35を構成 することになる。

【0060】上述した第1の回路部作製工程は、回路部 中間体32を作製する工程を従来の多層基板の作製工程 と同様とすることで、多層基板の作製プロセスをそのま ま適用可能であるとともに、量産性も高いといった特徴 を有している。なお、第1の回路部作製工程について は、上述した工程に限定されるものではなく、従来採用 30 他のパターン選体と一緒に形成される。このようにし されている種々の多層基板の作製工程が採用されても良 いことは勿論である。

【0061】次に、第2の回路部3の作製工程につい て、以下図13~図19を参昭しながら詳細に説明す る。第2の回路部作製工程は、図13に示すように、第 |の回路部2の形成面2a上に第1の絶縁層12を形成 する第1の絶縁層形成工程s-7と、第1の絶縁層12 の表面に第1の導体層13を形成する第1の導体層形成 工程s-8と、第1の絶縁層12と第1の導体層13と ビア形成工程s-9とを経る。

【0062】第2の同路部作製工程は、第1の単位配線 層36上に、第2の絶縁層14と第2の導体層15とか らなる第2の単位配線層37を形成する第2の単位配線 層形成工程 s − 1 0 と、第2の単位配線層 3 7 トに第3 の絶縁編16と第3の導体編17とからなる第3の単位 配線層 3 8 を形成する第 3 の単位配線層形成工程 s - 1 1とを経て第2の回路部3を作製させることになる。 【0063】以上のような工程によって第2の回路部3 を作製する際は、図14に示すように、先ず、第1の回 50 6には、ビア18と同様にして、フィルタ素子4におけ

路部2の形成面2aに第1の絶縁層形成工程s-7が施 される。第1の回路部2の形成面2aには、低誘電率で 低いTanδ有すると共に優れた高周波特性を有する誘 電絶縁材が全面に亘って供給され、この誘電絶縁材から なる第1の絶縁層12が形成される。第1の絶縁層12 となる誘電絶縁材には、例えばベンゾシクロプテン(B CB)、ポリイミド、ポリノルボルネン(PNB)、液 晶ポリマ(LCP)或いはエボキシ樹脂やアクリル系樹 脂等が用いられる。ここでは、第1の誘電層12を比誘 電率が2.65程度の低い誘電率を有する誘電絶縁材で 形成させている。第1の絶縁層12の形成方法として は、比較的に形成する厚み等を制御し易い、例えばスピ ンコート法、カーテンコート法、ローリコート法、ディ ップコート法等が適用される。

【0064】次に、第1の絶縁層12には、図15に示 すように、第1の導体層形成工程s-8が施される。第 1の絶縁層 1 2 には、例えばスパッタリング法やCVD 法等といった薄膜技術により、その表面全面に亘って金 属膜39が成膜される。この金属膜39は、例えばCu 態になっている。

【0065】次に、金属膜39には、図16に示すよう に、バターンニング処理が施される。これにより、金属 膜39は、第1の導体層13となる。具体的には、金属 膜39に例えばフォトリソグラフ処理等が施されること により、これら金属膜39がパターニングされて第1の 絶縁層 12上にパターン導体として第1の導体層 13が 形成される。このとき、第1の導体層13には、その一 部に、フィルタ素子4における第1のグランド部22も て、第1の絶縁層12と第1の導体層とによって構成さ

れる第1の単位配線層36が形成される。 【0066】次に、第1の単位配線層36には、図17 に示すように、ビア形成工程s-9が施される。第1の 単位配線層36には、例えばドリルやレーザ等による孔 穿加工が施されてビアホール 18 a が複数形成され、こ れらビアホール18aの内壁に例えばめっき等が施され て導電ペースト18日が埋め込まれた後に、スパッタリ ング法やCVD法等によって金属膜による蓋形成が行わ からなる第1の単位配線層36にピア18等を形成する 40 れることで第3の配線層10と電気的に接続させるピア 18が形成される。ビア18においては、ビアホール1 8 a内に導電ベースト18 bが埋め込まれ後に、ビアホ ール18aの開口部を金属膜等で蓋形成されていること から、直上にピア等を形成させることが可能である。 【0067】このビア形成工程s-9において、第1の 単位配線層36には、ビア18と同様にして、フィルタ 素子4における接続部21の一部として接続ビア21a が一対の第1の線路19a、19bの一端に接続される ようにそれぞれ形成される。また、第1の単位配線層3

るシールド部26の一部としてシールドビア26aの直 トにシールドビア26bが複数形成される。

【0068】次に、第1の単位配線層36には、図18 に示すように、第2の単位配線層形成工程s-10が施 される。第1の単位配線層36上には、第1の絶縁層1 2及び第1の導体層13と同様の材料を用いると共に、 同様の工程を経ることにより、第2の絶縁層14と第2 の導体層 1 5 とによって構成される第2の単位配線層3 7が形成される。この第2の単位配線層37にも、ビア 形成工程s-9と同様にしてビア18が形成される。 【0069】第2の単位配線履形成工程s-10におい

て、第2の導体層15には、第3の配線層10の一部に 設けられている一対の第1の線路19a、19bと対向 するように一対の第2の線路20a、20bが他のバタ ーン導体と一緒に形成される。これら一対の第2の線路 20a、20bは、スパッタリング法やCVD法といっ た薄膜技術により形成された第2の導体層15の一部に 設けられていることから、その厚みが50μmより薄く なるように形成されている。

【0070】第2の単位配線層形成工程s-10におい 20 て、第2の導体層 1 5 には、一対の第2の線路 2 0 a 。 20 b の長手方向の略中央部付近から、一対の第2の線 路20a、20bが対向する方向とは反対の方向に突出 するように図18には図示されていない給電部23が他 のパターン導体と一緒に形成される。

【0071】また、第2の単位配線層形成工程s-10 において、第2の単位配線層37には、ビア18と同様 にして、フィルタ素子4における接続部21の一部とし て上接続ビア21bが第1の単位配線層36に形成され た下接続ビア21aの直上に一対の第2の線路20a、 20 bの一端部に接続されて形成される。第2の単位配 線層37には、ビア18と同様にして、フィルタ素子4 における図18には図示されていない短絡ビア24が一 対の第2の線路20a、20bの他端部を第1のグラン ド部22に短絡させるように形成される。

【0072】第2の単位配線[37には、ビア18と同 様にして、フィルタ素子4におけるシールド部26の一 部としてシールドビア26日の直上にシールドビア26 cが複数形成される。これにより、接続部21は、下接 続ビア2 | aと上接続ビア2 | bとによって構成される 40 ことになる。

【0073】次に、第2の単位配線層37には、図19 に示すように、第3の単位配線層形成工程s-11が施 される。第2の単位配線層37上には、第1の絶縁層1 2及び第1の導体層13と同様の材料を用いると共に、 同様の工程を経ることにより、第3の絶縁層16と第3 の導体層 1 7 とによって構成される第3 の単位配線層3 8が形成される。この第3の単位配線層38にも、ビア 形成工程 s - 9 と同様にしてビア 1 8 が形成される。第 3の単位配線層形成工程s-11において、第3の導体 50 線路19a、19bとのインピーダンスの比を大きくで

層17には、フィルタ素子4における第3のグランド部 25bも他のパターン導体と一緒に形成される。

【0074】第3の単位配線層形成工程s-11におい て、第3の単位配線層38には、ビア18と同様にし て、フィルタ素子4におけるシールド部26の一部とし てシールドビア26cの直上にシールドビア26dが複 数形成される。これにより、シールド部26は、シール ドビア26a~26dによって構成されることになる。

【0075】以上のようにして、第1の回路部2の第3 10 の配線層 1 0 の一部に設けられた一対の第1の線路 1 9 a、19bと、第2の回路部3の第2の導体層15の一 部に設けられた一対の第2の線路20a、20bとが誘 電絶縁材を介して積層させられた構造のフィルタ素子4 が形成される。また、このようにして、パターン導体で ある導体層が薄膜技術によって形成されている第2の回 路部3が作製される。

【0076】次に、第1の回路部2には、図20に示す ように、形成面2aとは反対側の主面、すなわち実装面 2 b 上に露出している樹脂層 3 4 b に例えばアルミナと シリカの混合液からなる研磨材等を用いた研磨処理が施 される。これにより、第1の回路部2は、実装面2bに 第4の配線層11が露出することになる。

【0077】次に、第1の回路部2の実装面2b及び第 2の回路部3の第3の単位配線層側の主面には、図21 に示すように、レジスト層40a、40bが全面に亘っ て形成される。このレジスト層40a、40bには、例 えばフォトリソグラフ法等により所定の位置に第4の配 線層10や第3の導体層17を露出させる間口部41 a、4 1 bが設けられる。そして、これらの間口部4 1 a、41bには、図22に示すように、例えばAuやN iからなる電極端子42a、42bがメッキ法等により 形成される。以上のようにして、第1の回路部2と第2

の回路部3とに跨って形成されたフィルタ素子4を有す

るフィルタ回路装置1が製造される。 【0078】上述したフィルタ回路装置しの製造方法で は、フィルタ素子4の高インピーダンス線路となる一対 の第2の線路20a、20bを第2の回路部3の第2の 導体層 15の一部に形成させており、この第2の導体層 15をスパッタリング法やCVD法といった薄膜技術に よって形成させている。このため、このフィルタ回路装 置1の製造方法では、一対の第2の線路20a、20b をメッキ法といった厚膜技術で形成させた低インピーダ ンス線路となる一対の第1の線路19a、19bよりも

【0079】 したがって、このフィルタ回路装置1の製 造方法では、フィルタ素子4において、薄膜技術により 精度良く大幅に薄く形成させた一対の第2の線路20 a、20bと、厚膜技術により形成させた一対の第1の

大幅に厚みを薄くして精度良く形成させることが可能で

ある。

17 きることから、これら一対の共振器線路の長さを大幅に 短縮して更なる小型化が図られたフィルタ回路装置 1 が 得られる。

【0080】このフィルタ回路装置1の製造方法では、 フィルタ素子4における一対の第2の線路20a、20 bを薄膜技術によって大幅に薄く形成させていることか ら、例えばめっき法といった厚膜技術により共振器線路 を形成する場合に比べて厚みを大幅に薄くさせると共 に、厚み寸法のばらつきを抑制させた一対の第2の線路 20a、20bを精度良く形成することが可能となり。 フィルタ特性の劣化が防止されたフィルタ素子4を有す るフィルタ回路装置 1 を歩留まり良く製造させる。 【0081】このフィルタ回路装置1の製造方法では、 一対の第1の線路19a、19bと、一対の第2の線路 20a、20bとが誘電絶縁材を介して積層させられた 状態で、これら一対の線路の長手方向の一端部同士が接 統部22で接続された構造、すなわち一対の共振器線路 が誘電絶縁材を挟むように接続部22で折り返されたよ

【0082】したがって、このフィルタ同路装置 | の製 造方法では、フィルタ素子4における第1の線路19 a、19b及び第2の線路20a、20bの長さを、例 えばフィルタ素子4と同じ周波数帯域に用いる一対の共 振器線路を平面で形成した場合の共振器線路の長さに比 べて半分以下にできることから、フィルタ素子4の占有 面積を小さくして小型化が図られたフィルタ回路装置 1 が得られる。

うな構造のフィルタ素子4を有するフィルタ回路装置1

【0083】このフィルタ回路装置1の製造方法では、 フィルタ素子4の高インピーダンス線路となる一対の第 30 2の線路20a、20bを、低インピーダンス線路とな る一対の第1の線路19a、19bが形成されている第 1の同路部2よりも低い甘誘電率を有する誘電絶縁材か らなる第2の絶経層14上に形成させていることから、 これら一対の共振器線路の長さを更に短縮させることが 可能となる。

【0084】このフィルタ回路装置 | の製造方法では、 フィルタ素子4における第1のグランド部22を、一対 の第1の線路19a、19bと一対の第2の線路20 a、20bとの層間に形成させており、第1のダランド 40 る。 部22が一対の第1の線路19a、19bと一対の第2 の線路20a、20bとの間でシールドとして機能する ことから、これら一対の共振器導体線同士が干渉するこ とで生じるフィルタ特性の劣化が防止されたフィルタ素 子4を有するフィルタ回路装置 1 が得られる。

【0085】上述したフィルタ同路装置 | においては、 図23に示すように、ベース基板90に実装されると共 に、第2の回路部3上に例えばフリップチップ法等によ って半導体部品91が実装され、これら半導体部品91 をシールドカバー92が覆って保護するようにされてい 50 実装された状態を示す縦断面図である。

る。フィルタ回路装置1において、ベース基板90に実 装される際は、第2の回路部3側に形成された電極端子 42 aが、半導体部品91に接続される接続端子を構成 する。フィルタ回路装置1において、ベース基板90に 実装される際は、第1の回路部2の実装面2bに露出す る第4の配線層11と電気的に接続されている電極端子 42bが、ベース基板90に対する接続端子として機能 することになる。

[0086]

【発明の効果】以上、詳細に説明したように、本発明に よれば、フィルタ素子の高インピーダンス線路となる第 1のフィルタ線路を薄膜技術によって形成させており、 第1のフィルタ線路を厚膜技術で形成された低インピー ダンス線路より大幅に厚みを薄く、幅を狭くできること から、高インピーダンス線路と低インピーダンス線路と のインビーダンスの比が大きくなり、フィルタ素子を構 成する一対の線路の長さを大幅に短縮してフィルタ回路 装置の更なる小型化が図れる。

【0087】本発明によれば、フィルタ素子の高インビ 20 ーダンス線路が薄膜技術によって形成されており、嘉イ ンピーダンス線路を厚障技術で形成した場合に比べて厚 みを薄くすると共に、厚み寸法のばらつきを抑制させて 精度良く形成させることから、フィルタ特性が優れたフ ィルタ素子を有するフィルタ回路装置を歩留まり良く製 造できる。

【0088】本発明によれば、回路装置の内層に、高イ ンピーダンス線路と低インピーダンス線路とを回路層の **積層方向に絶縁層を介して略平行に対向させると共に、** 高インピーダンス線路と低インピーダンス線路とにおけ る回路層の積層方向に対向する線路の一端部同士を電気 的に接続させた構造のフィルタ素子、すなわち一対の線 路が誘電絶縁材を介して一端部で折り返された構造のフ ィルタ素子を形成させている。

【0089】したがって、本発明によれば、一対の線路 が一端部で折り返された構造のフィルタ素子における一 対の線路の長さを、フィルタ素子を構成する一対の線路 を平面的に形成した場合の線路の長さに比べて半分以下 にできることから、フィルタ素子の占有面積を小さくす ることが可能となり、フィルタ回路装置の小型化が図れ

【0090】本発明によれば、フィルタ素子の高インビ ーダンス線路が、低インピーダンス線路を有する同路層 を構成する絶縁層よりも低い誘電率を有する低誘電絶縁 材による低誘電絶縁層と、配線層とで構成される低誘電 回路層に形成されていることから、フィルタ素子におけ る一対の線路の長さを更に短縮させることが可能とな

【図面の簡単な説明】

【図1】本発明に係るフィルタ回路装置がベース基板に

【図2】同フィルタ回路装置に備わるフィルタ素子を一部誘視して示す斜視図である。

【図3】同フィルタ回路装置に備わるフィルタ素子であ り、同図(a)は第3のグランド部を示す平面図、同図 (b)は第2の共振器解路を示す平面図、同図(c)は 第1のグランド部を示す平面図、同時(d)は第1の共 振器解路を示す平面図、同時(d)は第2のグランド部 を示す平面図である。

【図4】同フィルタ回路装置における第1の回路部の作 製工程図である。

【図5】同フィルタ回路装置における第1の回路部の作 製工程を説明するため図であり、コア基板を示す縦断面 図である。

【図6】同フィルタ回路装置における第1の回路部の作製工程を説明するため図であり、第1の配線層及び第2の配線層が形成された状態を示す縦断面図である。

【図7】同フィルタ回路装置における第1の回路部の作 製工程を説明するため図であり、コア基板に第1の樹脂 付金属膜及び第2の樹脂付金属膜を接合させる状態を示 す縦断面図である。

【図8】同フィルタ回路装置における第1の回路部の作 製工程を説明するため図であり、第1の樹脂付金属膜及 び第2の樹脂付金属膜にビアが形成された状態を示す縦 断面図である。

【図9】同フィルタ回路装置における第1の回路部の作製工程を説明するため図であり、回路部中間体を示す縦断面図である。

【図10】同フィルタ回路装置における第1の回路部の 作製工程を説明するため図であり、回路部中間体に第3 の樹脂付金属膜及び第4の樹脂付金属膜を接合させる状 30 帳を示す線断面図である。

【図 11 間 マィルタ 回路装置における第1の回路部の 作製工程を説明するため図であり、回路部中間体に第3 の樹脂付金属限及び第4の樹脂付金属膜を接合させた状態を示す線断面図である。

【図12】同フィルタ回路装置における第1の回路部の作製工程を説明するため図であり、第1の回路部を示す経断面図である。

【図13】同フィルタ回路装置における第2の回路部の 作製工程図である。

【図14】筒フィルタ回路装置における第2の回路部の 作製工程を説明するため図であり、形成面に第1の絶縁 層が形成された状態を示す縦断面図である。

【図15】同フィルタ回路装置における第2の回路部の 作製工程を説明するため図であり、第1の絶縁層上に金 鑑膜が形成された状態を示す緩断面図である。 【図16】同フィルタ回路装置における第2の回路部の作製工程を説明するため図であり、第1の導体層が形成された状態を示す縦断面図である。

【図17】同フィルタ回路装置における第2の回路部の作製工程を説明するため図であり、第1の単位配線層に ビアが形成された状態を示す縦断面図である。

【図18】同フィルタ回路装置における第2の回路部の 作製工程を説明するため同であり、第1の単位配線層上 に第2の単位配線層が形成された状態を示す縦断面図で 10 ある。

【図19】同フィルタ回路装置における第2の回路部の 作製工程を説明するため図であり、第2の単位配線層上 に第3の単位配線層が形成された状態を示す縦断面図で ある。

【図20】同フィルタ回路装置における第2の回路部の作製工程を説明するため図であり、第1の回路部上に回路部が形成された状態を示す縦断面図である。

【図21】同フィルタ回路装置の作製工程を説明するため図であり、レジスト層が形成された状態を示す縦断面20 図である。

【図22】同フィルタ回路装置の作製工程を説明するため図であり、フィルタ回路装置を示す縦断面図である。 【図23】同フィルタ回路装置をベース基板に実装させた状態を示す縦断面図である。


【図24】平面型構造のバンドバスフィルタを有するフィルタ回路を示す概略平面図である。


【図25】トリプレート構造のバンドバスフィルタを有 するフィルタ回路であり、同図(a)は一部を透視して 示す斜視図、同図(b)は上層のグランド部を示す平面 図(c)は共振器線路を示す平面図、同図(d) は下層のグランド部を示す平面図である。

【図26】トリプレート構造のバンドバスフィルタを等 価回路的に示す模式図である。

【符号の規則】
1 フィルタ国路装置、2 第1の国路部、3 第2の 国路部、4 フィルタ素子、5 コア基板、6 第1の 配線展、7 第2の配線線、8 第1の樹脂付金属膜、 9 第2の樹脂付金属膜、10 第3の尾線圏、11 第4の配線圏、12 第1の総線圏、13 第1の導体 層、14 第2の総線層、15 第2の導体圏、16 第3の機線圏、17 第3の導体圏、18 ビア、16 第3の機線圏、17 第3の導体圏、18 ビア、17 第4、19は、19はの大路線と20は、20は、70でランド

部、23 給電部、24 短絡ビア、25a 第2のグランド部、25b 第3のグランド部、26 シールド w






【図18】







【図20】










【図22】

【図23】






[图 2 6]



【図25】



【手続補正書】 【提出日】平成15年3月12日(2003.3.1 2)

【手統補正1】 【補正対象書類名】明細書 【補正対象項目名】請求項2 【補正方法】変更 【補正内容】 【請求項2】 上記フィルタ条子が、上記第1のフィル タ線路を、上記第2のフィルタ線路が形成された上記回 路層の上記絶軽層よりも低い透電率を有する伝統電絶経 材からなる低誘電絶経層と、上記配線層とによって構成 される低誘電砲路層に形成させている請求項1記載のフ ィルタ回路を扱

フロントページの続き

F ターム(参考) 5E346 AA12 AA13 AA15 AA43 BB01 BB02 BB20 CC08 CC21 CC32 DB16 DB17 DB22 DB234 FF04 FF07 FF18 GG15 5J006 HB05 HB13 HB17 HB22 JA21 LA21 NA03 5J014 CA56